本发明涉及半导体器件制造的方法。具体而言，本发明的实施方式涉及在半导体衬底处理期间产生气隙(air gap)的方法。
背景技术：
1、在半导体器件制造中，沉积和蚀刻技术用于在衬底上形成材料的图案。图案化通常需要在另一种材料的存在下以高蚀刻选择性蚀刻一种材料。随着衬底上的图案化特征的尺寸变小，蚀刻选择性要求变得更加严格。此外，由于蚀刻剂渗入凹陷特征中的问题，所以诸如用hf蚀刻sio2的湿法蚀刻方法在具有高深宽比凹陷特征的衬底上变得不太理想。
2、对于多种应用中的图案化，需要高度选择性的蚀刻方法，这些应用包括动态随机存取存储器(dram)的形成、鳍式场效应晶体管(finfet)的制造中的图案化以及后端制程(beol)处理中的图案化。
技术实现思路
1、可以在通常使用的电介质(如sio2和sin)存在下以高蚀刻选择性有选择地蚀刻的材料以及相关的蚀刻方法是特别期望的。本文提供sno2作为可使用高选择性干法蚀刻化学物质相对于sio2、sin和多种其他材料选择性蚀刻的材料。还提供了在使用sno2作为牺牲间隔材料的半导体器件制造中(例如，在finfet制造期间)形成气隙的方法。
2、根据一个方面，提供了一种处理半导体衬底的方法。所述方法包括：提供具有暴露的sno2层(例如通过原子层沉积而沉积的sno2层)的半导体衬底；并且在低于约100℃的温度下蚀刻所述sno2层，其中所述蚀刻包括将所述半导体衬底暴露于在包含至少约50体积％的h2的工艺气体中形成的等离子体。在一些实施方式中，所提供的半导体衬底还包含从由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中选择的暴露的第二材料，并且相对于所述第二材料以至少约10(例如至少约80)的蚀刻选择性执行sno2的氢等离子体蚀刻。在sno2蚀刻开始之前，第二材料可以暴露在衬底上，或者在一些实施方式中，第二材料可以在sno2蚀刻的过程中暴露。在一些实施方式中，第二材料是sio2，且所述蚀刻相对于sio2以至少约10的蚀刻选择性去除sno2。
3、sno2蚀刻中的工艺气体的组成可以变化，并且除了h2之外还可以包括其他气体。然而，在一些实施方式中，工艺气体主要由h2组成(例如，是100％的h2)。在一些实施方式中，工艺气体包括至少约50％的h2，并且还包括惰性气体，例如氦气。在一些实施方式中，工艺气体可以基本上由h2和惰性气体组成。在一些实施方式中，工艺气体中h2的浓度为至少约80％。任选地，工艺气体可以进一步包括烃和/或cl2。在一个示例中，工艺气体包括h2(50％或更多)、氦气和碳氢化合物。工艺气体中的等离子体可以使用高频和/或低频等离子体产生来形成。值得注意的是，在衬底上使用外部偏置是可选的。在一些实施方式中，进行蚀刻而不向衬底提供外部偏置。在一些实施方式中，使用介于约0.0018w/cm2与0.36w/cm2之间的功率密度来产生等离子体。在一些实施方式中，蚀刻期间处理室中的压强介于约1毫托(mtorr)和175毫托之间。
4、在另一方面，提供了一种用于蚀刻sno2层的装置。所述装置包括：处理室，其具有被配置用于在蚀刻期间保持所述半导体衬底的衬底保持器；等离子体发生器，其被配置用于在工艺气体中产生等离子体；以及控制器。控制器包含程序指令，所述程序指令用于实施在此描述的任何方法。在一个实施方式中，控制器包括程序指令，所述程序指令用于：在低于约100℃的温度下引起对所述半导体衬底上的sno2层的所述蚀刻，其中引起所述蚀刻包括使所述半导体衬底暴露于在包含至少约50％的h2的工艺气体中形成的等离子体。
5、在另一方面，提供了一种非临时性计算机机器可读介质，其中其包括用于控制蚀刻装置的程序指令。所述程序指令包括代码，所述代码用于：在低于约100℃的温度下引起对所述半导体衬底上的sno2层的所述蚀刻，其中引起所述蚀刻包括使所述半导体衬底暴露于在包含至少约50％的h2的工艺气体中形成的等离子体。
6、在另一方面，提供了一种用于在半导体衬底上产生气隙的方法。所述方法包括：(a)提供具有暴露的第一材料层、暴露的第二材料层和位于所述第一材料层和所述第二材料层之间的暴露的sno2层的半导体衬底；(b)使用氢等离子体蚀刻化学物质相对于所述第一材料和所述第二材料选择性地蚀刻所述暴露的sno2，从而在所述第一材料和所述第二材料之间形成凹陷特征；以及(c)将第三材料沉积在所述凹陷特征上而不完全填充所述凹陷特征，从而在所述第一材料层和所述第二材料层之间形成所述气隙。在一些实现方式中，所述第一材料选自由sio2、sic、sin、sioc、sino、sicno和sicn组成的组，并且所述第二材料选自sio2、sic、sin、sioc、sino、sicno和sicn组成的组。在一些实施方式中，所述第一材料和所述第二材料是相同的材料。在一些实施方式中，所述第一材料和所述第二材料是不同的材料。在一些实施方式中，所述第三材料是sio2。
7、在一些实现方式中，sno2层的氢等离子体蚀刻包括将所述半导体衬底暴露于在包含至少约50％的h2的工艺气体中形成的等离子体。在一些实施方式中，所述蚀刻包括在低于约100℃的温度下进行蚀刻。所描述的方法对于在窄的凹陷特征中形成气隙是特别有用的。在一实现方式中，所述sno2层的宽度介于约(埃)和之间。
8、在一实施方式中，使用以下顺序的步骤形成具有位于第一材料层和第二材料层之间的sno2层的衬底。该工艺通过在所述半导体衬底上形成栅极(例如由诸如氧化铪之类的高k氧化物制成的突起特征)开始；在所述半导体衬底上方共形地形成所述第一材料(例如sin)层，使得所述第一材料覆盖所述栅极的侧壁和顶表面两者；在第一材料层上共形地形成sno2层(至介于约和之间的厚度)，使得sno2覆盖在所述栅极的所述侧壁和所述顶表面两者上的所述第一材料；以及在所述sno2层上共形地形成所述第二材料(例如sio2)层，使得所述第二材料覆盖所述栅极的所述侧壁和所述顶表面两者上的所述sno2。所述工艺然后是从所述衬底的水平表面去除所述第二材料，从而形成在暴露的所述第一材料层和所述第二材料层之间的具有暴露的sno2层的结构。
9、在另一方面，提供了一种用于在半导体衬底上形成气隙的系统。所述系统包括：一个或多个沉积室；一个或多个蚀刻室；和控制器。所述控制器包含程序指令，所述程序指令用于实现本发明所描述的任何气隙形成方法。例如，所述控制器可以包含用于引起以下步骤的指令：(i)在具有暴露的第一材料层，暴露的第二材料层以及位于所述第一材料层和所述第二材料层之间的暴露的sno2层的半导体衬底上使用氢等离子体蚀刻化学物质相对于所述第一材料和所述第二材料两者选择性地蚀刻所述暴露的sno2，从而在所述第一材料和所述第二材料之间形成凹陷特征；以及(ii)将第三材料沉积在所述凹陷特征上而不完全填充所述凹陷特征，从而在所述第一材料层和所述第二材料层之间形成所述气隙。
10、在另一方面，所述系统包括本文所述的装置和系统中的任何一个以及步进曝光机。
11、在另一方面，提供了一种非临时性计算机机器可读介质，其中其包括用于控制系统的程序指令，其中所述程序指令包括代码，所述代码用于：(i)在具有暴露的第一材料层，暴露的第二材料层以及位于所述第一材料层和所述第二材料层之间的暴露的sno2层的半导体衬底上使用氢等离子体蚀刻化学物质相对于所述第一材料和所述第二材料两者选择性地蚀刻所述暴露的sno2，从而在所述第一材料和所述第二材料之间形成凹陷特征；以及(ii)将第三材料沉积在所述凹陷特征上而不完全填充所述凹陷特征，从而在所述第一材料层和所述第二材料层之间形成所述气隙。
12、在另一方面，提供了一种用于处理半导体衬底的方法，其中所述方法涉及沉积sno2伪栅极。所述方法包括：(a)在所述半导体衬底上形成sno2伪栅极；(b)在存在所述sno2伪栅极的情况下处理所述半导体衬底；(c)用在包括h2的工艺气体中形成的等离子体蚀刻所述sno2伪栅极以形成凹陷特征来代替所述伪栅极；以及(d)将高k介电材料沉积到所形成的所述凹陷特征中，从而形成栅极来代替所述伪栅极。在另一个方面，提供了一种用于处理半导体衬底的系统，其中所述系统包括：一个或多个沉积处理室；一个或多个蚀刻处理室；和包含程序指令的控制器，所述程序指令用于引起以下步骤：(i)在所述半导体衬底上形成sno2伪栅极；(ii)在存在所述sno2伪栅极的情况下处理所述半导体衬底；(iii)用在包括h2的工艺气体中形成的等离子体蚀刻所述sno2伪栅极以形成凹陷特征来代替所述伪栅极；以及(iv)将高k介电材料沉积到所形成的所述凹陷特征中，从而形成栅极来代替所述伪栅极。在另一方面，提供了一种非临时性计算机机器可读介质，其中其包括用于控制系统的程序指令，其中所述程序指令包括代码，所述代码用于引起以下步骤：(i)在所述半导体衬底上形成sno2伪栅极；(ii)在存在所述sno2伪栅极的情况下处理所述半导体衬底；(iii)用在包括h2的工艺气体中形成的等离子体蚀刻所述sno2伪栅极以形成凹陷特征来代替所述伪栅极；以及(iv)将高k介电材料沉积到所形成的所述凹陷特征中，从而形成栅极来代替所述伪栅极。
13、在一些实施方式中，所提供的方法与光刻图案化序列集成并且还包括：将光致抗蚀剂涂覆到所述半导体衬底上；将所述光致抗蚀剂暴露于光；图案化所述光致抗蚀剂并将图案转移至所述衬底；以及从所述衬底选择性地去除所述光致抗蚀剂。
14、具体而言，本发明的一些方面可以阐述如下：
15、1.一种处理半导体衬底的方法，所述方法包括：
16、(a)提供具有暴露的sno2层的半导体衬底；
17、(b)在低于约100℃的温度下蚀刻所述sno2层，其中所述蚀刻包括将所述半导体衬底暴露于在包含至少约50％的h2的工艺气体中形成的等离子体。
18、2.根据条款1所述的方法，其中在(a)中提供的所述衬底还包含从由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中选择的暴露的第二材料，并且其中(b)包括相对于所述第二材料以至少约10的蚀刻选择性蚀刻sno2。
19、3.根据条款1所述的方法，其中在(a)中提供的所述衬底进一步包含从由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中选择的暴露的第二材料，并且其中(b)包括以相对于所述第二材料以至少约80的蚀刻选择性蚀刻sno2。
20、4.根据条款1所述的方法，其中(b)中的所述蚀刻包括使选自由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中的第二材料暴露，并且其中(b)还包括在所述第二材料已经暴露之后相对于所述第二材料以至少约10的蚀刻选择性蚀刻sno2。
21、5.根据条款1所述的方法，其中所述工艺气体包含至少约80％的h2。
22、6.根据条款1所述的方法，其中所述工艺气体基本上由h2组成。
23、7.根据条款1所述的方法，其中所述工艺气体基本上由h2和惰性气体组成。
24、8.根据条款1所述的方法，其中所述工艺气体还包含碳氢化合物。
25、9.根据条款1所述的方法，其中所述工艺气体还包含cl2。
26、10.根据条款1所述的方法，其中(b)包括在不对所述衬底使用外部偏置的情况下形成等离子体。
27、11.根据条款1所述的方法，其中(b)包括使用介于约0.0018w/cm2和0.36w/cm2之间的功率密度产生等离子体。
28、12.根据条款1所述的方法，其中所述sno2的蚀刻在约1毫托与175毫托之间的压强下进行。
29、13.根据条款1所述的方法，其中所述工艺气体包含h2和he。
30、14.根据条款1所述的方法，其中所述工艺气体包含h2、he和碳氢化合物。
31、15.根据条款1所述的方法，其还包括在(a)之前，通过原子层沉积将所述sno2层沉积在所述半导体衬底上。
32、16.根据条款1所述的方法，其中(b)包含在存在sio2的情况下选择性地蚀刻sno2，其中所述蚀刻选择性为至少10。
33、17.根据条款1所述的方法，其还包括：
34、将光致抗蚀剂涂覆到所述半导体衬底上；
35、将所述光致抗蚀剂暴露于光；
36、图案化所述光致抗蚀剂并将所述图案转移至所述衬底；
37、以及从所述衬底选择性地去除所述光致抗蚀剂。
38、18.一种用于蚀刻sno2层的装置，所述装置包括：
39、(a)处理室，其具有被配置用于在蚀刻期间保持所述半导体衬底的衬底保持器；
40、(b)等离子体发生器，其被配置用于在工艺气体中产生等离子体；以及
41、(c)包含程序指令的控制器，所述程序指令用于：
42、在低于约100℃的温度下引起对所述半导体衬底上的sno2层的所述蚀刻，其中引起所述蚀刻包括使所述半导体衬底暴露于在包含至少约50％h2的工艺气体中形成的等离子体。
43、19.一种用于在半导体衬底上创建气隙的方法，所述方法包括：
44、(a)提供具有暴露的第一材料层、暴露的第二材料层和位于所述第一材料层和所述第二材料层之间的暴露的sno2层的半导体衬底；
45、(b)使用氢等离子体蚀刻化学物质相对于所述第一材料和所述第二材料选择性地蚀刻所述暴露的sno2，从而在所述第一材料和所述第二材料之间形成凹陷特征；以及
46、(c)将第三材料沉积在所述凹陷特征上而不完全填充所述凹陷特征，从而在所述第一材料层和所述第二材料层之间形成所述气隙。
47、20.根据条款19所述的方法，其中所述第一材料选自由sio2、sic、sin、sioc、sino、sicno和sicn组成的组，并且其中所述第二材料选自由sio2、sic、sin、sioc、sino、sicno和sicn组成的组。
48、21.根据条款19所述的方法，其中所述第一材料和所述第二材料是相同的。
49、22.根据条款19所述的方法，其中所述第三材料是sio2。
50、23.根据条款19所述的方法，其中(b)包括将所述半导体衬底暴露于在包含至少约50％的h2的工艺气体中形成的等离子体。
51、24.根据条款19所述的方法，其中(b)包括在低于约100℃的温度下蚀刻所述暴露的sno2。
52、25.根据条款19所述的方法，其中位于所述第一材料层和所述第二材料层之间的所述暴露的sno2层具有介于约和之间的宽度。
53、26.根据条款19所述的方法，其还包括在(a)之前：
54、在所述半导体衬底上形成栅极；
55、在所述半导体衬底上方形成所述第一材料层，使得所述第一材料覆盖所述栅极的侧壁和顶表面两者；
56、在所述第一材料层上形成sno2层，使得sno2覆盖在所述栅极的所述侧壁和所述顶表面两者上的所述第一材料；
57、在所述sno2层上形成所述第二材料层，使得所述第二材料覆盖所述栅极的所述侧壁和所述顶表面两者上的所述sno2；以及
58、从所述衬底的水平表面去除所述第二材料，从而形成在(a)中提供的结构。
59、27.根据条款26所述的方法，其中所述第一材料是sin且所述第二材料是sio2。
60、28.根据条款26所述的方法，其中所述栅极包括高k氧化物。
61、29.根据条款26所述的方法，其中将sno2沉积至介于约和之间的厚度。
62、30.根据条款19所述的方法，其还包括：
63、将光致抗蚀剂涂覆到所述半导体衬底上；
64、将所述光致抗蚀剂暴露于光；
65、图案化所述光致抗蚀剂并将图案转移至所述衬底；
66、以及从所述衬底选择性地去除所述光致抗蚀剂。
67、31.一种用于在半导体衬底上形成气隙的系统，所述系统包括：
68、(a)一个或多个沉积处理室；
69、(b)一个或多个蚀刻处理室；和
70、(c)包含程序指令的控制器，所述程序指令用于引起以下步骤：
71、(i)在具有暴露的第一材料层，暴露的第二材料层以及位于所述第一材料层和所述第二材料层之间的暴露的sno2层的半导体衬底上使用氢等离子体蚀刻化学物质相对于所述第一材料和所述第二材料两者选择性地蚀刻所述暴露的sno2，从而在所述第一材料和所述第二材料之间形成凹陷特征；以及
72、(ii)将第三材料沉积在所述凹陷特征上而不完全填充所述凹陷特征，从而在所述第一材料层和所述第二材料层之间形成所述气隙。
73、32.根据条款31所述的系统，其还包括步进曝光机。
74、33.一种用于处理半导体衬底的方法，所述方法包括：
75、(a)在所述半导体衬底上形成sno2伪栅极；
76、(b)在存在所述sno2伪栅极的情况下处理所述半导体衬底；
77、(c)用在包括h2的工艺气体中形成的等离子体蚀刻所述sno2伪栅极以形成凹陷特征来代替所述伪栅极；
78、(d)将高k介电材料沉积到所形成的所述凹陷特征中，从而形成栅极来代替所述伪栅极。
79、34.一种用于处理半导体衬底的系统，所述系统包括：
80、(a)一个或多个沉积处理室；
81、(b)一个或多个蚀刻处理室；和
82、(c)包含程序指令的控制器，所述程序指令用于引起以下步骤：
83、(i)在所述半导体衬底上形成sno2伪栅极；
84、(ii)在存在所述sno2伪栅极的情况下处理所述半导体衬底；
85、(iii)用在包括h2的工艺气体中形成的等离子体蚀刻所述sno2伪栅极以形成凹陷特征来代替所述伪栅极；
86、(iv)将高k介电材料沉积到所形成的所述凹陷特征中，从而形成栅极来代替所述伪栅极。
87、在本说明书中描述的主题的实现方式的这些和其它方面在附图和下面的描述中阐述。
1.一种处理半导体衬底的方法，所述方法包括：
2.根据权利要求1所述的方法，其中在(a)中提供的所述衬底还包含从由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中选择的暴露的第二材料，并且其中(b)包括相对于所述第二材料以至少约10的蚀刻选择性蚀刻sno2。
3.根据权利要求1所述的方法，其中在(a)中提供的所述衬底进一步包含从由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中选择的暴露的第二材料，并且其中(b)包括以相对于所述第二材料以至少约80的蚀刻选择性蚀刻sno2。
4.根据权利要求1所述的方法，其中(b)中的所述蚀刻包括使选自由sio2、sic、sin、sioc、sino、sicno和sicn组成的组中的第二材料暴露，并且其中(b)还包括在所述第二材料已经暴露之后相对于所述第二材料以至少约10的蚀刻选择性蚀刻sno2。
5.根据权利要求1所述的方法，其中所述工艺气体包含至少约80％的h2。
6.根据权利要求1所述的方法，其中所述工艺气体基本上由h2组成。
7.根据权利要求1所述的方法，其中所述工艺气体基本上由h2和惰性气体组成。
8.根据权利要求1所述的方法，其中所述工艺气体还包含碳氢化合物。
9.根据权利要求1所述的方法，其中所述工艺气体还包含cl2。
10.根据权利要求1所述的方法，其中(b)包括在不对所述衬底使用外部偏置的情况下形成等离子体。
