本发明涉及通信或雷达探测，尤其是一种毫米波频段三线圈耦合振荡器结构及芯片。
背景技术：
1、在现代通信系统和雷达技术中，振荡器是实现优越性能的关键。它们直接影响频率稳定性、频率精度和相位噪声(pn)，这对收发机等系统至关重要。由于低频段的频谱资源已经被消耗殆尽，而毫米波频段具有非常丰富的频谱资源，前景广阔。因此如何设计一款低相位噪声、高分辨率、高线性度的毫米波压控振荡器有重要意义。然而，在毫米波频率中，由于无源组件质量因数的降低，振荡器的相位噪声性能会随之降低。因此如何在毫米波频段实现振荡器的相位噪声性能提升仍然是当前5g/6g通信频率源的最大瓶颈和挑战。
技术实现思路
1、有鉴于此，本发明实施例提供一种毫米波频段三线圈耦合振荡器结构及芯片。
2、本发明至少通过如下技术方案之一实现。
3、本发明的第一方面提供了一种毫米波频段三线圈耦合振荡器结构，包括一种双核振荡器，所述双核振荡器同时输出基频和三倍频；
4、所述双核振荡器的电路结构为三线圈耦合、提取三次谐波的双核class-f振荡器结构，所述双核class-f振荡器结构采用电阻r对两个振荡器单元进行模式抑制耦合，从其中一核中交叉耦合对的栅极提取基频,从另一核中交叉耦合对的漏极提取三倍频。
5、进一步地，所述双核class-f振荡器结构包括振荡器单元、电感、电阻和输出差分端；
6、所述振荡器单元包括第一振荡器单元(i1)和第二振荡器单元(i2)；所述电感包括第一电感(l1)、第二电感(l2)、第三电感(l3)和第四电感(l4)；所述电阻包括第一电阻(r1)和第二电阻(r2)；所述输出差分端包括第一输出差分端正极(pout_p1)、第一输出差分端负极(pout_n1)、第二输出差分端正极(pout_p2)、第二输出差分端负极(pout_n2)；
7、所述第一振荡器单元(i1)和第二振荡器单元(i2)具有相同的内部电路结构；所述第一振荡器单元(i1)和第二振荡器单元(i2)各自具有第一接口(dp)、第二接口(dn)、第三接口(gn)、第四接口(gp)、第五接口(sp)和第六接口(sn)；
8、所述第一振荡器单元(i1)的第四接口(gp)与所述第二振荡器单元(i2)的第三接口(gn)、所述第一电阻(r1)的一端共点；
9、所述第一振荡器单元(i1)的第二接口(dn)与所述第二振荡器单元(i2)的第一接口(dp)、所述第一电阻(r1)远离第一振荡器单元(i1)的第四接口(gp)的一端、所述第一电感(l1)的一端共点；
10、所述第一振荡器单元(i1)的第六接口(sn)与所述第二振荡器单元(i2)的第五接口(sp)、所述第二电感(l2)的一端共点；
11、所述第一电感(l1)远离第一振荡器单元(i1)的第二接口(dn)的一端连接vdd；
12、所述第二电感(l2)远离第一振荡器单元(i1)的第六接口(sn)的一端连接gnd；
13、所述第二振荡器单元(i2)的第四接口(gp)与所述第一振荡器单元(i1)的第三接口(gn)、所述第二电阻(r2)的一端共点；
14、所述第二振荡器单元(i2)的第二接口(dn)与所述第一振荡器单元(i1)的第一接口(dp)、所述第二电阻(r2)远离第二振荡器单元(i2)的第四接口(gp)的一端、所述第三电感(l3)的一端共点；
15、所述第二振荡器单元(i2)的第六接口(sn)与所述第一振荡器单元(i1)的第五接口(sp)、所述第四电感(l4)的一端共点；
16、所述第三电感(l3)远离第二振荡器单元(i2)的第二接口(dn)的一端连接vdd；
17、所述第四电感(l4)远离第二振荡器单元(i2)的第六接口(sn)的一端连接gnd；
18、所述第一振荡器单元(i1)的第四输出差分端正极(pout_p4)和第四输出差分端负极(pout_n4)分别连接到所述第一输出差分端正极(pout_p1)和第一输出差分端负极(pout_n1)；
19、所述第二振荡器单元(i2)的第三输出差分端正极(pout_p3)和第三输出差分端负极(pout_n3)分别连接到所述第二输出差分端正极(pout_p2)、第二输出差分端负极(pout_n2)。
20、进一步地，所述第一振荡器单元(i1)和/或所述第二振荡器单元(i2)内部电路结构包括交叉耦合对、三线圈耦合变压器、电容、输出差分端及信号接口；
21、所述交叉耦合对包括第一晶体管(m1)和第二晶体管(m2)；所述三线圈耦合变压器包括第五电感(l5)、第六电感(l6)、第七电感(l7)、第八电感(l8)、第九电感(l9)和第十电感(l10)；所述电容包括第一电容(c1)、第二电容(c2)和第三电容(c3)；所述输出差分端包括第三输出差分端正极(pout_p3)、第三输出差分端负极(pout_n3)、第四输出差分端正极(pout_p4)和第四输出差分端负极(pout_n4)；所述信号接口包括第一接口(dp)、第二接口(dn)、第三接口(gn)、第四接口(gp)、第五接口(sp)、第六接口(sn)；
22、所述第一晶体管(m1)的源极和所述第三电容(c3)的一端、所述第九电感(l9)的一端共点，所述第九电感(l9)远离第三电容(c3)的一端连接到所述第五接口(sp)，所述第二晶体管(m2)的源极和所述第三电容(c3)远离第九电感(l9)的一端、所述第十电感(l10)的一端共点，所述第十电感(l10)远离第三电容(c3)的一端连接到所述第六接口(sn)；所述第一晶体管(m1)的栅极与所述第八电感(l8)的一端、所述第二电容(c2)的一端以及所述第四差分输出端正极(pout_p4)共点，所述第八电感(l8)远离第二电容(c2)的一端连接到所述第四接口(gp)，所述第二晶体管(m2)的栅极与所述第七电感(l7)的一端、所述第二电容(c2)远离第一晶体管(m1)栅极的一端以及所述第二差分输出端负极(pout_n4)共点，所述第七电感(l7)远离第二电容(c2)的一端连接到所述第三接口(gn)；所述第一晶体管(m1)的漏极与所述第五电感(l5)的一端、所述第三输出差分端正极(pout_p3)以及所述第一电容(c1)的一端共点，所述第五电感(l5)远离第一电容(c1)的一端连接到所述第一接口(dp)；所述第二晶体管(m2)的漏极与所述第六电感(l6)的一端、所述第三输出差分端负极(pout_n3)以及所述第一电容(c1)远离第五电感(l5)的一端共点，所述第六电感(l5)远离第一电容(c1)的一端连接到所述第二接口(dn)。
23、进一步地，所述第五电感(l5)、第七电感(l7)和第九电感(l9)两两之间相互耦合，所述第六电感(l6)、第八电感(l8)和第十电感(l10)两两之间相互耦合。
24、进一步地，对于所述第一输出差分端正极(pout_p1)和第一输出差分端负极(pout_n1)，采用基频buffer1提取基频；所述基频buffer1内部电路结构包括差分共源对、中和电容结构和差分-单端级间匹配网络；
25、所述差分-单端级间匹配网络包括第十一电感(l11)、第十二电感(l12)、第四电容(c4)、第一差分输入正端(pin_p1)、第一差分输入负端(pin_n1)和第一单端输出端(pout_1)；
26、所述第十一电感(l11)的中心连接vdd，第十二电感(l12)的两端与第四电容(c4)的两端共点，所述第十一电感(l11)的两端分别连接第一差分输入正端(pin_p1)和第一差分输入负端(pin_n1)；所述第十二电感(l12)的中心连接vb,第十二电感(l12)的两端分别连接第一单端输出端(pout_1)和gnd。
27、进一步地，对于所述第二输出差分端正极(pout_p2)和第二输出差分端负极(pout_n2)，采用三倍频buffer2提取三倍频；所述三倍频buffer2包括电阻栅极偏置网络、差分共源对、中和电容结构、差分-差分级间匹配网络和差分-单端级间匹配网络；
28、所述差分-差分级间匹配网络包括第十三电感(l13)、第十四电感(l14)、第五电容(c5)、第二差分输入正端(pin_p2)、第二差分输入负端(pin_n2)、第五差分输出正端(pin_p5)和第五差分输入负端(pin_n5)；
29、所述第十三电感(l13)的中心连接vdd，第十三电感(l13)的两端与第五电容(c5)的两端共点，所述第十三电感(l13)两端分别连接第二差分输入正端(pin_p2)和第二差分输入负端(pin_n2)；所述第十四电感(l14)的中心连接vb，第十四电感(l14)的两端分别连接第五差分输出正端(pin_p5)和第五差分输入负端(pin_n5)。
30、进一步地，通过调节所述变压器的电感及耦合系数，能够使得所述双核振荡器的差模输入阻抗产生的两个阻抗峰对齐基频和三倍频，共模输入阻抗的第一阻抗峰对齐二倍频。
31、进一步地，在调节所述差分共源对中晶体管的尺寸、中和电容的大小以及匹配网络之后，所述三线圈耦合振荡器结构的基频信号工作在25.3～26.4ghz,三倍频信号工作在76～79ghz。
32、本发明实施例第二方面提供了一种芯片，包括振荡器，所述振荡器采用所述的一种毫米波频段三线圈耦合振荡器结构来实现。
33、本发明的实施例具有如下方面有益效果：本发明一种毫米波频段三线圈耦合振荡器结构及芯片，采用三线圈耦合、提取三次谐波的双核class-f振荡器结构，双核结构采用电阻r进行模式抑制耦合，达到低相位噪声、高分辨率、高线性度的振荡器性能。从其中一核中交叉耦合对的栅极通过基频放大器提取基频信号,从另一核中交叉耦合对的漏极通过三倍频放大器提取三倍频信号。经过em仿真，其基频调谐范围为25.3～26.4ghz,中心频率为25.67ghz时的1mhz频偏时的相位噪声为-119dbc/hz，fom值为-188。其三倍频的调谐范围为76～79ghz,中心频率为77ghz时的1mhz频偏时的相位噪声为-109dbc/hz，fom值为-188。与其他毫米波段的振荡器进行对比，本发明在同频段达到了更低的相位噪声。
34、本发明的附加方面和优点将在下面的描述部分中给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
1.一种毫米波频段三线圈耦合振荡器结构，其特征在于，包括一种双核振荡器，所述双核振荡器同时输出基频和三倍频；
2.根据权利要求1所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，所述双核class-f振荡器结构包括振荡器单元、电感、电阻和输出差分端；
3.根据权利要求2所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，所述双核class-f振荡器结构按照下述方式进行连接；
4.根据权利要求2所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，所述第一振荡器单元(i1)和/或所述第二振荡器单元(i2)内部电路结构包括交叉耦合对、三线圈耦合变压器、电容、输出差分端及信号接口；
5.根据权利要求4所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，所述第一振荡器单元(i1)和/或所述第二振荡器单元(i2)内部电路结构按照下述方式进行连接；
6.根据权利要求4所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，所述第五电感(l5)、第七电感(l7)和第九电感(l9)两两之间相互耦合，所述第六电感(l6)、第八电感(l8)和第十电感(l10)两两之间相互耦合。
7.根据权利要求2所述的一种毫米波频段三线圈耦合振荡器结构，其特征在于，对于所述第一输出差分端正极(pout_p1)和第一输出差分端负极(pout_n1)，采用基频buffer1提取基频；所述基频buffer1内部电路结构包括差分共源对、中和电容结构和差分-单端级间匹配网络；
8.根据权利要求2所述一种毫米波频段三线圈耦合振荡器结构，其特征在于，对于所述第二输出差分端正极(pout_p2)和第二输出差分端负极(pout_n2)，采用三倍频buffer2提取三倍频；所述三倍频buffer2包括电阻栅极偏置网络、差分共源对、中和电容结构、差分-差分级间匹配网络和差分-单端级间匹配网络；
9.根据权利要求4所述的一种毫米波频段三线圈耦合振荡器结构，其特征在于，通过调节所述变压器的电感及耦合系数，能够使得所述双核振荡器的差模输入阻抗产生的两个阻抗峰对齐基频和三倍频，共模输入阻抗的第一阻抗峰对齐二倍频。
10.根据权利要求7或8所述的一种毫米波频段三线圈耦合振荡器结构，其特征在于，在调节所述差分共源对中晶体管的尺寸、中和电容的大小以及匹配网络之后，所述三线圈耦合振荡器结构的基频信号工作在25.3～26.4ghz,三倍频信号工作在76～79ghz。
11.一种芯片，其特征在于，包括振荡器，所述振荡器采用如权利要求1-10任一项所述的一种毫米波频段三线圈耦合振荡器结构来实现。
