本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅器件的自对准接触孔结构。本发明还涉及一种沟槽栅器件的自对准接触孔结构的制造方法。
背景技术：
1、随着垂直型沟道器件mos/igbt产品的步进(pitch)尺寸(size)日益缩小，其本身结构带来应力问题的影响也越来越大，如接触孔(ct)套准(overlay)偏移、晶圆(wafer)翘曲严重等。
2、如图1所示，是现有沟槽栅器件的结构示意图；以n型器件为例，现有沟槽栅器件包括：
3、半导体衬底如硅衬底101，在硅衬底101上分成原胞区401和屏蔽电极引出区402。
4、n型外延层102形成于硅衬底101的表面上。
5、原胞区401中形成有多个沟槽栅。沟槽栅中还具有屏蔽栅极沟槽(sgt)结构。
6、具有sgt结构的沟槽栅包括：栅极沟槽103、栅氧化层107和多晶硅栅108和sgt结构。所述sgt结构包括：
7、屏蔽氧化层104，形成于所述栅氧化层107底部的所述栅极沟槽103的侧面和底部表面。
8、屏蔽多晶硅105，填充于所述栅极沟槽103中。图1中，屏蔽多晶硅105也采用shieldgate表示，所述多晶硅栅108也采用gate表示。
9、所述屏蔽多晶硅105和所述栅极沟槽103之间隔离有所述屏蔽氧化层104。
10、所述屏蔽多晶硅105和所述多晶硅栅108之间间隔有栅极间氧化层106。
11、所述栅极沟槽103形成于n型外延层102中。
12、所述沟槽栅极器件包括多个并联的器件单元结构，各所述器件单元结构形成于原胞区401中，各所述器件单元结构的栅极结构采用所述沟槽栅，所述器件单元结构还包括：
13、p型掺杂的体区109，所述多晶硅栅108纵向穿过所述体区109。
14、所述体区109形成于所述n型外延层102的顶部区域。
15、由所述体区109的底部表面之下的所述n型外延层102组成漂移区。
16、n型重掺杂的源区110形成于所述体区109的表面区域中且所述源区110和所述栅极沟槽103自对准。
17、所述源区110和所述体区109通过顶部的穿过层间膜111的第一接触孔112a引出，所述第一接触孔112a纵向穿过所述源区110实现和所述体区109相接触。第一接触孔112a通过光刻定义。
18、屏蔽电极引出区402中形成有sgt引出结构，包括：和栅极沟槽103相连通且同时形成的第二栅极沟槽103a。
19、第二屏蔽氧化层104a形成于所述第二栅极沟槽103a的内侧表面；所述第二屏蔽氧化层104a和所述屏蔽氧化层104具有相同的工艺结构且同时形成。
20、第二屏蔽多晶硅105a将形成有所述第二屏蔽氧化层104a的所述第二栅极沟槽103a完全填充。
21、所述第二屏蔽多晶硅105a和所述屏蔽多晶硅105具有相同的工艺结构且同时形成并连接在一起。
22、所述第二屏蔽多晶硅105a的顶部形成有第二接触孔112b，所述第二接触孔112b通过光刻定义并穿过所述层间膜112。
23、由图1可知，在原胞区401中，包括多个器件单元结构，随着器件的尺寸减少，栅极沟槽103的宽度以及间距会缩小，栅极沟槽103的密度增加所产生应力也会增加，应力增加后，硅衬底101对应的晶圆容易翘曲，翘曲会对光刻工艺不利，不利于接触孔的套刻精度增加，容易产生套刻偏移。套刻偏移后，第一接触孔112a和多晶硅栅108之间的间距会变小或直接短接，从而影响器件性能。
技术实现思路
1、本发明所要解决的技术问题是提供一种沟槽栅器件的自对准接触孔结构，接触孔自对准定义，能消除接触孔光刻定义时产生的套准偏移，从而有利于器件尺寸的不断缩小的要求。为此，本发明还公开了一种沟槽栅器件的自对准接触孔结构的制造方法。
2、为解决上述技术问题，本发明提供的沟槽栅器件的自对准接触孔结构中，沟槽栅器件包括多个沟槽栅。
3、各所述沟槽栅包括栅极沟槽、栅介质层和栅极导电材料层。
4、所述栅极沟槽形成于第一外延层中。
5、所述栅介质层形成于所述栅极沟槽的侧面。
6、所述栅极导电材料层填充于所述栅极沟槽中且所述栅极导电材料层未将所述栅极沟槽完全填充，所述栅极导电材料层和所述栅极沟槽之间间隔有所述栅介质层。
7、所述栅极导电材料层由第一导电材料层回刻后形成，所述第一导电材料层填充于所述栅极沟槽中并延伸到所述栅极沟槽外，在所述栅极沟槽的区域内，所述第一导电材料层的顶部表面围成第一沟槽。
8、在所述第一沟槽中填充有第一介质层。
9、回刻后的所述第一导电材料层仅位于所述栅极沟槽中且所述第一导电材料层的回刻面形成所述栅极导电材料层的顶部表面和所述栅极沟槽的顶部表面相平，所述第一介质层的突出在所述栅极沟槽的顶部表面之上的部分组成第一凸起结构。
10、在所述第一凸起结构的侧面形成有由层间膜自对准刻蚀形成的第一侧墙，所述第一侧墙还延伸到所述第一凸起结构的顶部表面上。
11、第一接触孔开口由相邻的所述栅极沟槽之间的平台区的顶部的两个所述第一侧墙自对准定义，由相邻的所述栅极沟槽之间的平台区的顶部的两个所述第一侧墙围成所述第一接触孔开口的顶部部分，所述第一接触孔开口的底部部分进入到所述第一外延层中并将所述第一外延层中需要引出的掺杂区的表面暴露出来。
12、所述第一接触孔由填充于所述第一接触孔开口中的金属组成。
13、进一步的改进是，所述沟槽栅极器件包括多个并联的器件单元结构，各所述器件单元结构形成于原胞区中，各所述器件单元结构的栅极结构采用所述沟槽栅，所述器件单元结构还包括：
14、第二导电类型掺杂的体区，所述栅极导电材料层纵向穿过所述体区。
15、所述体区形成于所述第一外延层的顶部区域。
16、所述第一外延层具有第一导电类型掺杂，由所述体区的底部表面之下的所述第一外延层组成漂移区。
17、第一导电类型重掺杂的源区形成于所述体区的表面区域中且所述源区和所述栅极沟槽自对准。
18、所述源区和所述体区作为需要通过所述第一接触孔引出的掺杂区，所述第一接触孔纵向穿过所述源区实现和所述体区相接触。
19、进一步的改进是，所述沟槽栅中还包括sgt结构，所述sgt结构包括：
20、屏蔽介质层，形成于所述栅介质层底部的所述栅极沟槽的侧面和底部表面。
21、屏蔽导电材料层，填充于所述栅极沟槽中。
22、所述屏蔽导电材料层和所述栅极沟槽之间隔离有所述屏蔽介质层。
23、所述屏蔽导电材料层和所述栅极导电材料层之间间隔有栅极间介质层。
24、进一步的改进是，在所述原胞区外设置有屏蔽电极引出区，所述屏蔽电极引出区中设置有sgt引出结构；所述sgt引出结构包括：
25、和所述栅极沟槽相连通的第二栅极沟槽。
26、第二屏蔽介质层形成于所述第二栅极沟槽的内侧表面；所述第二屏蔽介质层和所述屏蔽介质层具有相同的工艺结构且同时形成。
27、第二屏蔽导电材料层将形成有所述第二屏蔽介质层的所述第二栅极沟槽完全填充。
28、所述第二屏蔽导电材料层和所述屏蔽导电材料层具有相同的工艺结构且同时形成并连接在一起。
29、所述第二屏蔽导电材料层的顶部形成有第二接触孔，所述第二接触孔通过光刻定义并穿过所述层间膜。
30、进一步的改进是，所述第一接触孔的顶部连接到由正面金属层组成的源极。
31、所述第二接触孔的顶部也连接到所述源极。
32、进一步的改进是，所述沟槽栅极器件包括沟槽栅mosfet。
33、进一步的改进是，所述沟槽栅mosfet还包括：
34、第一导电类型重掺杂的漏区，所述漏区位于所述漂移区的背面。
35、所述漏区的背面形成有由背面金属层组成的漏极。
36、为解决上述技术问题，本发明提供的沟槽栅器件的自对准接触孔结构的制造方法包括如下步骤：
37、步骤一、在第一外延层中形成沟槽栅器件的多个栅极沟槽并完成栅介质层的形成工艺；所述栅介质层至少形成于所述栅极沟槽的侧面。
38、步骤二、形成第一导电材料层，所述第一导电材料层填充于所述栅极沟槽中并延伸到所述栅极沟槽外，在所述栅极沟槽的区域内，所述第一导电材料层的顶部表面围成第一沟槽。
39、步骤三、在所述第一沟槽中填充第一介质层。
40、步骤四、对所述第一导电材料层进行回刻，所述第一导电材料层的回刻后，所述栅极沟槽外的所述第一导电材料层被去除，由位于所述栅极沟槽中所述第一导电材料层组成栅极导电材料层，所述栅极导电材料层的顶部表面由所述第一导电材料层的回刻面形成且和所述栅极沟槽的顶部表面相平；由所述第一介质层的突出在所述栅极沟槽的顶部表面之上的部分组成第一凸起结构。
41、所述沟槽栅器件的各沟槽栅的组成结构包括所述栅极沟槽、所述栅介质层和所述栅极导电材料层。
42、步骤五、形成层间膜，所述层间膜覆盖在所述第一凸起结构的侧面和顶部表面以及所述第一凸起结构外部的表面上。
43、步骤六、对所述层间膜进行自对准刻蚀，所述层间膜的自对准刻蚀后，在所述第一凸起结构的侧面形成有由所述层间膜自对准刻蚀形成的第一侧墙，所述第一侧墙还延伸到所述第一凸起结构的顶部表面上。
44、由相邻的所述栅极沟槽之间的平台区的顶部的两个所述第一侧墙围成第一接触孔开口的顶部部分。
45、步骤七、进行接触孔开口的刻蚀形成第一接触孔开口；所述第一接触孔开口由相邻的所述栅极沟槽之间的平台区的顶部的两个所述第一侧墙自对准定义，所述第一接触孔开口的底部部分进入到所述第一外延层中并将所述第一外延层中需要引出的掺杂区的表面暴露出来。
46、步骤八、在所述第一接触孔开口中填充金属形成第一接触孔。
47、进一步的改进是，所述沟槽栅极器件包括多个并联的器件单元结构，各所述器件单元结构形成于原胞区中，各所述器件单元结构的栅极结构采用所述沟槽栅，所述器件单元结构还包括：
48、第二导电类型掺杂的体区，所述栅极导电材料层纵向穿过所述体区。
49、所述体区形成于所述第一外延层的顶部区域。
50、所述第一外延层具有第一导电类型掺杂，由所述体区的底部表面之下的所述第一外延层组成漂移区。
51、第一导电类型重掺杂的源区形成于所述体区的表面区域中且所述源区和所述栅极沟槽自对准，所述源区和所述体区作为需要通过所述第一接触孔引出的掺杂区，所述第一接触孔纵向穿过所述源区实现和所述体区相接触。
52、所述体区通过在选定区域中进行离子注入加退火工艺形成，所述体区的形成工艺在步骤五的所述层间膜形成工艺之前以及所述沟槽栅形成之前或之后进行。
53、所述源区通过在选定区域中进行离子注入加退火工艺形成，所述源区的形成工艺在步骤五的所述层间膜形成工艺之前以及所述沟槽栅形成之后进行。
54、进一步的改进是，所述沟槽栅中还包括sgt结构，所述sgt结构包括：
55、屏蔽介质层，形成于所述栅介质层底部的所述栅极沟槽的侧面和底部表面。
56、屏蔽导电材料层，填充于所述栅极沟槽中。
57、所述屏蔽导电材料层和所述栅极沟槽之间隔离有所述屏蔽介质层。
58、所述屏蔽导电材料层和所述栅极导电材料层之间间隔有栅极间介质层。
59、所述sgt结构在所述栅极沟槽形成之后以及所述栅介质层形成之前形成。
60、进一步的改进是，在所述原胞区外设置有屏蔽电极引出区，所述屏蔽电极引出区中设置有sgt引出结构；所述sgt引出结构包括：
61、和所述栅极沟槽相连通的第二栅极沟槽。
62、第二屏蔽介质层形成于所述第二栅极沟槽的内侧表面。
63、第二屏蔽导电材料层将形成有所述第二屏蔽介质层的所述第二栅极沟槽完全填充。
64、所述第二屏蔽导电材料层的顶部形成有第二接触孔，所述第二接触孔通过光刻定义并穿过所述层间膜。
65、步骤一中，所述第二栅极沟槽和所述栅极沟槽同时形成。
66、所述第二屏蔽介质层和所述屏蔽介质层的生长工艺相同且同时形成。
67、所述第二屏蔽导电材料层和所述屏蔽导电材料层的生长工艺相同且同时形成。
68、在对所述原胞区中的所述屏蔽介质层或所述屏蔽导电材料层进行回刻时，所述屏蔽电极引出区中采用掩膜层对所述第二屏蔽介质层和所述第二屏蔽导电材料层进行保护。
69、步骤七中，采用光刻工艺定义出所述第二接触孔的形成区域并进行所述层间膜的刻蚀形成第二接触孔开口。
70、进一步的改进是，还包括：
71、步骤九、形成正面金属层并对所述正面金属层进行图形化形成源极和栅极。
72、所述第一接触孔的顶部连接到由正面金属层组成的源极。
73、所述第二接触孔的顶部也连接到所述源极。
74、进一步的改进是，所述沟槽栅极器件包括沟槽栅mosfet。
75、进一步的改进是，正面工艺完成后，所述沟槽栅mosfet的形成工艺还包括：
76、在所述漂移区的背面形成第一导电类型重掺杂的漏区。
77、所述漏区的背面形成背面金属层并由所述背面金属层组成漏极。
78、进一步的改进是，所述第一外延层形成于半导体衬底的表面上。
79、所述半导体衬底具有第一导电类型重掺杂，所述漏区由减薄后的所述半导体衬底组成；或者所述漏区由对减薄后的所述半导体衬底进行第一导电类型重掺杂的背面离子注入形成。
80、进一步的改进是，步骤三包括如下分步骤：
81、沉积所述第一介质层，沉积后的所述第一介质层将所述第一沟槽完全填充并延伸到所述第一沟槽外。
82、采用刻蚀或者化学机械研磨工艺将所述第一沟槽外的所述第一介质层去除以及所述第一沟槽内的所述第一介质层的顶部表面和所述第一沟槽的顶部表面相平。
83、本发明的沟槽栅中的栅极导电材料层并不将栅极沟槽完全填充，而是特意将栅极导电材料层对应的第一导电材料层在栅极沟槽的区域内围成第一沟槽，第一沟槽不需要光刻定义，进行对第一导电材料层的厚度进行控制即可实现；在第一沟槽中能填充和第一导电材料层材料不同的第一介质层，第一介质层的形成也不需要进行光刻定义；第一导电材料层回刻形成栅极导电材料层后，第一介质层会突出在栅极导电材料层的顶部表面之上从而形成第一凸起结构；利用第一凸起结构，在层间膜沉积以及对层间膜进行自对准刻蚀后就能在第一凸起结构的侧面形成由自对准刻蚀后的层间膜组成的第一侧墙；在结合多个栅极沟槽的排列结构，栅极沟槽之间的两个相邻的第一侧墙就能自对准定义出第一接触孔开口，所以，本发明的第一接触孔不需要采用光刻定义，故能实现接触孔自对准定义，能消除接触孔光刻定义时产生的套准偏移，从而有利于器件尺寸的不断缩小的要求；特别是，当器件尺寸缩小时，尺寸缩小所带来的应力问题越来越严重，应力问题越严重，晶圆翘曲越厉害，则光刻越容易产生偏移，接触孔的套刻偏移会越大，本发明通过自对准定义接触孔，则能完全消除这些和器件尺寸缩小所带来的诸多不利影响。
1.一种沟槽栅器件的自对准接触孔结构，其特征在于，沟槽栅器件包括多个沟槽栅；
2.如权利要求1所述的沟槽栅器件的自对准接触孔结构，其特征在于：所述沟槽栅极器件包括多个并联的器件单元结构，各所述器件单元结构形成于原胞区中，各所述器件单元结构的栅极结构采用所述沟槽栅，所述器件单元结构还包括：
3.如权利要求2所述的沟槽栅器件的自对准接触孔结构，其特征在于：所述沟槽栅中还包括sgt结构，所述sgt结构包括：
4.如权利要求3所述的沟槽栅器件的自对准接触孔结构，其特征在于：在所述原胞区外设置有屏蔽电极引出区，所述屏蔽电极引出区中设置有sgt引出结构；所述sgt引出结构包括：
5.如权利要求4所述的沟槽栅器件的自对准接触孔结构，其特征在于：所述第一接触孔的顶部连接到由正面金属层组成的源极；
6.如权利要求2所述的沟槽栅器件的自对准接触孔结构，其特征在于：所述沟槽栅极器件包括沟槽栅mosfet。
7.如权利要求6所述的沟槽栅器件的自对准接触孔结构，其特征在于：所述沟槽栅mosfet还包括：
8.一种沟槽栅器件的自对准接触孔结构的制造方法，其特征在于，包括如下步骤：
9.如权利要求8所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：所述沟槽栅极器件包括多个并联的器件单元结构，各所述器件单元结构形成于原胞区中，各所述器件单元结构的栅极结构采用所述沟槽栅，所述器件单元结构还包括：
10.如权利要求9所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：所述沟槽栅中还包括sgt结构，所述sgt结构包括：
11.如权利要求10所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：在所述原胞区外设置有屏蔽电极引出区，所述屏蔽电极引出区中设置有sgt引出结构；所述sgt引出结构包括：
12.如权利要求11所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于，还包括：
13.如权利要求9所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：所述沟槽栅极器件包括沟槽栅mosfet。
14.如权利要求13所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：正面工艺完成后，所述沟槽栅mosfet的形成工艺还包括：
15.如权利要求14所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：
16.如权利要求8所述的沟槽栅器件的自对准接触孔结构的制造方法，其特征在于：步骤三包括如下分步骤：
