本技术涉及芯片验证，特别是涉及一种时间同步验证电路、系统、方法和计算机设备。
背景技术：
1、随着芯片技术的发展，芯片功能以及集成度不断增加，对验证的挑战越来越大。验证方法学，就是研究怎样降低验证工程复杂度的同时，保证验证的可靠性。当前，基于uvm（universal verification methodology，通用验证方法学）的验证平台对芯片功能进行仿真验证是芯片验证的通用方法。
2、uvm有相对固定的实现框架，即通过驱动器（driver）发激励（sequence）的方式产生模块的输入激励，通过监视器（moniter）采样dut（design under test，待测设计）输出侧的信息和参考模型（refence model）进行比对，但此方法用于验证多个芯片之间的时间是否同步的效率较低。
技术实现思路
1、基于此，有必要针对上述技术问题，提供一种能够提高时间同步验证效率的时间同步验证电路、系统、方法和计算机设备。
2、第一方面，本技术提供了一种时间同步验证电路，用于验证主芯片和从芯片之间的时间是否同步，所述主芯片包括第一时间同步模块，所述从芯片包括第二时间同步模块，所述时间同步验证电路包括：
3、异步打拍模块，分别与所述第一时间同步模块、所述第二时间同步模块连接，用于按照第一时间延迟传输所述第一时间同步模块的第一测量信号至所述第二时间同步模块，以指示所述第二时间同步模块根据所述第一测量信号发送第二测量信号；以及所述异步打拍模块还用于按照所述第一时间延迟传输所述第二测量信号至所述第一时间同步模块；
4、接口协议模块，分别与所述第一时间同步模块、所述第二时间同步模块连接，用于按照第二时间延迟传输所述第一时间同步模块的时间补偿数据至所述第二时间同步模块，以指示所述第二时间同步模块根据所述时间补偿数据修正所述第二时间同步模块的第二计时信号；其中，所述时间补偿数据根据所述第一测量信号和所述第二测量信号生成；
5、验证模块，分别与所述第一时间同步模块、所述第二时间同步模块连接，用于根据所述第一时间同步模块的第一计时信号和修正后的第二计时信号，验证所述主芯片和所述从芯片的时间是否同步。
6、在其中一个实施例中，所述接口协议模块还用于接收来自所述第二时间同步模块的实际时间信号，并按照所述第二时间延迟将所述实际时间信号发送至所述第二时间同步模块，以指示所述第二时间同步模块根据所述实际时间信号更新当前的时间。
7、在其中一个实施例中，所述验证模块包括：
8、获取单元，分别与所述第一时间同步模块、所述第二时间同步模块连接，用于分别获取所述第一计时信号和所述第二计时信号；
9、断言单元，与所述获取单元连接，用于在所述第一时间同步模块的时钟上升沿，且所述第一计时信号和所述第二计时信号的电平状态相同的情况下，确定所述主芯片和所述从芯片的时间同步。
10、在其中一个实施例中，所述接口协议模块包括：
11、数据协议单元，与所述第一时间同步模块连接，用于接收并发送来自所述第一时间同步模块的第一补偿信号，所述第一补偿信号包括所述时间补偿数据，所述第一补偿信号的格式满足时间同步模块的数据接口协议；
12、协议转换单元，与所述数据协议单元连接，用于将所述第一补偿信号转换为第二补偿信号，所述第二补偿信号包括所述时间补偿数据，所述第二补偿信号的格式满足时间同步模块的配置接口协议；
13、配置协议单元，分别与所述协议转换单元、所述第二时间同步模块连接，用于接收所述第二补偿信号，并按照所述第二时间将所述第二补偿信号发送至所述第二时间同步模块，以指示所述第二时间同步模块根据所述时间补偿数据修正所述第二计时信号。
14、在其中一个实施例中，所述时间同步验证电路还包括：
15、第一配置激励模块，与所述第一时间同步模块连接，用于对所述第一时间同步模块配置激励，以指示所述第一时间同步模块生成所述第一计时信号和所述第一测量信号；
16、第二配置激励模块，与所述接口协议模块连接，用于通过所述接口协议模块，对所述第二时间同步模块配置激励，以指示所述第二时间同步模块生成所述第二计时信号和所述第二测量信号。
17、在其中一个实施例中，所述数据协议单元配置有两个输入端和一个输出端，其中，所述数据协议单元的两个输入端分别与所述第一时间同步模块、所述第二配置激励模块连接，所述数据协议单元的输出端与所述协议转换单元连接。
18、在其中一个实施例中，所述配置协议单元配置有两个输入端和一个输出端，其中，所述配置协议单元的两个输入端分别与所述协议转换单元、所述第二配置激励模块连接，所述配置协议单元的输出端与所述第二时间同步模块连接。
19、第二方面，本技术提供了一种时间同步验证系统，包括：
20、主芯片，包括第一时间同步模块；
21、从芯片，包括第二时间同步模块；
22、如上述的时间同步验证电路，分别与所述第一时间同步模块、所述第二时间同步模块连接，用于验证所述主芯片和所述从芯片之间的时间是否同步。
23、第三方面，本技术提供了一种时间同步验证方法，用于主芯片和从芯片之间的时间同步验证，所述方法包括：
24、按照第一时间延迟传输第一时间同步模块的第一测量信号至第二时间同步模块，以指示所述第二时间同步模块根据所述第一测量信号发送第二测量信号，以及按照所述第一时间延迟传输所述第二测量信号至所述第一时间同步模块；其中，所述主芯片包括所述第一时间同步模块，所述从芯片包括所述第二时间同步模块；
25、按照第二时间延迟传输所述第一时间同步模块的时间补偿数据至所述第二时间同步模块，以指示所述第二时间同步模块根据所述时间补偿数据修正所述第二时间同步模块的第二计时信号；其中，所述时间补偿数据根据所述第一测量信号和所述第二测量信号生成；
26、根据所述第一时间同步模块的第一计时信号和所述第二计时信号，验证所述主芯片和所述从芯片的时间是否同步。
27、第四方面，本技术提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法的步骤。
28、上述时间同步验证电路、系统、方法和计算机设备，通过异步打拍模块按照第一时间延迟传输第一测量信号和第二测量信号，也即通过异步打拍模块模拟了第一时间同步模块与第二时间同步模块之间传输测量信号的延时，并通过接口协议模块按照第二时间延迟传输时间补偿数据，也即通过接口协议模块模拟了第一时间同步模块与第二时间同步模块之间基于传输层协议传输时间补偿数据的延时，以及通过验证模块根据第一计时信号和补偿修正后的第二计时信号，验证主芯片和从芯片的计时信号是否对齐，也即实现了对于主芯片和从芯片的时间同步验证，基于此，通过异步打拍模块和接口协议模块模拟真实场景中的传输延迟，无需例化芯片的顶层结构，如主从芯片io端口之间用于传输测量信号的走线、主从芯片的时间同步模块之间基于传输层协议传输时间补偿数据的cmn总线网络和pcie接口，实现了时间同步模块与芯片内其他模块之间的解耦，简化了时间同步验证过程，提高了时间同步验证效率，由于能够单独对时间同步模块进行功能验证，避免了其他功能模块的影响，从而提高了时间同步验证的准确性。
1.一种时间同步验证电路，其特征在于，用于验证主芯片和从芯片之间的时间是否同步，所述主芯片包括第一时间同步模块，所述从芯片包括第二时间同步模块，所述时间同步验证电路包括：
2.根据权利要求1所述的时间同步验证电路，其特征在于，所述接口协议模块还用于接收来自所述第二时间同步模块的实际时间信号，并按照所述第二时间延迟将所述实际时间信号发送至所述第二时间同步模块，以指示所述第二时间同步模块根据所述实际时间信号更新当前的时间。
3.根据权利要求1所述的时间同步验证电路，其特征在于，所述验证模块包括：
4.根据权利要求1所述的时间同步验证电路，其特征在于，所述接口协议模块包括：
5.根据权利要求4所述的时间同步验证电路，其特征在于，所述时间同步验证电路还包括：
6.根据权利要求5所述的时间同步验证电路，其特征在于，所述数据协议单元配置有两个输入端和一个输出端，其中，所述数据协议单元的两个输入端分别与所述第一时间同步模块、所述第二配置激励模块连接，所述数据协议单元的输出端与所述协议转换单元连接。
7.根据权利要求5所述的时间同步验证电路，其特征在于，所述配置协议单元配置有两个输入端和一个输出端，其中，所述配置协议单元的两个输入端分别与所述协议转换单元、所述第二配置激励模块连接，所述配置协议单元的输出端与所述第二时间同步模块连接。
8.一种时间同步验证系统，其特征在于，包括：
9.一种时间同步验证方法，其特征在于，用于主芯片和从芯片之间的时间同步验证，所述方法包括：
10.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求9所述的方法的步骤。
