用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构的制作方法

用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构
技术领域
1.本公开一般涉及图像传感器，并且特别来说但非唯一地涉及目的在于抑制浮动扩散结泄漏的图像传感器，例如高动态范围(hdr)图像传感器。


背景技术：

2.cmos图像传感器(cis)已变得无处不在。其广泛应用于数码相机、蜂窝式手机、监控摄像机以及医学、汽车及其它应用。典型的图像传感器响应于从外部场景反射的图像光入射到图像传感器上而操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分并在吸收图像光时产生图像电荷。像素中的每一者的图像电荷可测量为每一光敏元件的输出电压，所述输出电压依据入射图像光而变化。换句话说，所产生的图像电荷的量与图像光的强度成比例，所述图像光用于产生表示外部场景的数字图像(即，图像数据)。
3.典型的图像传感器如下般操作。来自外部场景的图像光入射到图像传感器上。图像传感器包含多个光敏元件，使得每一光敏元件吸收入射图像光的一部分。包含在图像传感器中的光敏元件(例如光电二极管)各在吸收图像光时产生图像电荷。所产生的图像电荷的量与图像光的强度成正比。所产生的图像电荷可用于产生表示外部场景的图像。
4.用于图像传感器的集成电路(ic)技术正在不断改进，特别是伴随着对更高分辨率和更低功耗的持续需求。此类改进经常涉及按比例缩小装置几何尺寸以实现更低的制造成本、更高的装置集成密度、更高的速度和更好的性能。
5.但是随着图像传感器小型化的进展，图像传感器架构内的缺陷变得更明显，并且可降低图像的图像质量。例如，图像传感器的某些区内的过量电流泄漏可导致高暗电流、传感器噪声、白像素缺陷及其类似者。这些缺陷可显著地劣化来自图像传感器的图像质量，此可导致降低的良率和更高的生产成本。
6.高动态范围(hdr)图像传感器可带来其它挑战。例如，一些hdr图像传感器布局不具空间效率，并且难以小型化到更小的间距以实现更高的分辨率。此外，由于许多这些hdr图像传感器的不对称布局，减小像素的尺寸和间距以实现高分辨率图像传感器导致串扰或其它不希望的副作用，例如随着间距减小可出现在这些图像传感器中的对角线光晕。


技术实现要素：

7.在一个方面中，本公开提供一种用于cmos图像传感器的lofic像素单元，其包括：半导体衬底，其具有前侧和背侧；像素区，其包含所述半导体衬底中的光敏区，其中所述光敏区累积响应于入射光在光敏区中光生的图像电荷；像素晶体管区，其包含所述半导体衬底中的晶体管沟道区；及沟槽隔离结构，其经配置以包围所述晶体管沟道区以用于将所述像素晶体管区与所述像素区隔离，所述沟槽隔离结构包括前侧沟槽隔离结构和背侧深沟槽隔离结构。
8.在另一方面中，本公开进一步提供一种用于cmos图像传感器的像素阵列，其包括：
半导体衬底，其具有前侧和背侧；多个像素单元，其形成在所述半导体衬底中，每一像素单元包含具有至少一个光敏元件的像素区和与所述像素区相邻安置的像素晶体管区，所述像素晶体管区包括至少一个浮动扩散区、至少一个晶体管栅极和具有第一类型的漏极/源极区；掺杂阱区，其在所述半导体衬底中安置在所述至少一个晶体管栅极下方并围绕所述漏极/源极区和所述浮动扩散区，所述掺杂阱区具有不同于所述第一类型的第二类型；其中所述掺杂阱区经调适以通过用安置在所述半导体衬底中的沟槽隔离结构隔离所述掺杂阱区而浮动。
9.在又另一方面中，本公开进一步提供一种用于减少像素阵列中的扩散泄漏的方法，所述像素阵列形成在半导体衬底中并具有多个相邻定位的像素单元，每一像素单元包含具有至少一个光敏元件的像素区和与所述像素区相邻安置的像素晶体管区，所述像素晶体管区包括至少一个浮动扩散区、多个晶体管栅极和具有第一类型并与所述多个晶体管栅极相关联的多个漏极/源极区，以及在所述半导体衬底中安置在多个传输门下方并围绕所述多个漏极/源极区和所述浮动扩散区的掺杂阱区，所述掺杂阱区具有不同于所述第一类型的第二类型，所述方法包括：通过用安置在所述半导体衬底中的沟槽隔离结构囊封所述掺杂阱区来隔离所述像素晶体管区。
10.在又另一方面中，本公开进一步提供一种用于制造像素阵列的方法，所述像素阵列在制成时具有多个像素单元，各包含像素区和像素晶体管区，所述方法包括：提供半导体衬底，其具有前侧和背侧；在所述半导体衬底的所述前侧中形成前侧沟槽隔离结构，所述前侧沟槽隔离结构定位在相邻像素单元的像素区之间，并且围绕所述多个像素单元的所述像素晶体管区的周边；及在所述半导体衬底的所述背侧中形成背侧沟槽隔离结构，所述背侧沟槽隔离结构定位在所述前侧沟槽隔离结构下方并与之接触，以用于将所述像素晶体管区与所述像素区隔离。
附图说明
11.图1说明根据本公开的实施例的图像传感器的一个实例。
12.图2是根据本公开的实施例的像素单元的一个实例的说明性示意图。
13.图3是根据本公开的实施例的像素阵列的一个实例的顶部示意性部分视图。
14.图4a到4c是分别沿线a-a、b-b和c-c截取的图3的像素阵列的示意性横截面视图。
15.图5是根据本公开的实施例的用于制造图4的像素阵列的实例流程图。
16.贯穿绘图的多个视图，对应参考字符指示对应组件。所属领域技术人员将理解，图中的元件是为了简单及清楚而说明，且不必按比例绘制。例如，图中的一些元件的尺寸可相对于其它元件放大，以帮助改进对本公开的各种实施例的理解。另外，通常不描绘在商业上可行的实施例中有用或必要的常见但充分理解的元件，以便有助于本公开的这些不同实施例的较少阻碍的视图。
具体实施方式
17.本文中描述用于抑制cmos图像传感器中的浮动扩散结泄漏的设备及方法的实例。因此，在以下描述中，阐述许多具体细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，可在没有一或多个具体细节的情况下，或使用其它方法、组件、材料等来实
践本文所描述的技术。在其它例项中，为了避免模糊某些方面，未详细地展示或描述众所周知的结构、材料或操作。
18.贯穿此说明书对“一个实例”或“一个实施例”的引用意指结合实例描述的特定特征、结构或特性包含在本发明的至少一个实例中。因此，在贯穿此说明书的各个地方中“在一个实例中”或“在一个实施例中”的短语的出现不一定都指相同实例。此外，可在一或多个实例中以任何适当的方式组合特定特征、结构或特性。
19.为了便于描述，空间相对术语，例如“下面”、“以下”、“下”、“下方”、“上方”、“上”及其类似者可在本文中用于描述一个元件或特征与另一(些)元件或特征的关系，如图中所说明。应理解，空间相对术语旨在涵盖装置在使用或操作中除图中描绘的定向之外的不同定向。例如，如果图中的装置被翻转，那么被描述为在其它元件或特征“以下”或“下面”或“下方”的元件将被定向为在其它元件或特征“上方”。因此，示范性术语“以下”及“下方”可涵盖上方及以下的定向两者。装置可以其它方式定向(旋转90度或以其它定向)，且本文中使用的空间相对描述词可相应地解译。
20.另外，还将理解，当层被称为在两个层“之间”时，它可为两层之间的唯一层，或也可存在一或多个中介层。类似地，将理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到所述另一元件或可存在中介元件。相比之下，当元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在中介元件。用于描述元件或层之间关系的其它词语应以类似的方式解译(例如，“在
……
之间”对“直接在
……
之间”、“相邻”对“直接相邻”、“在
……
上”对“直接在
……
上”)。
21.贯穿此说明书，使用若干技术术语。这些术语在其所源自的技术中呈现其普通含义，除非本文中明确定义或其使用的上下文另将明确建议。应注意，元件名称及符号可贯穿此文件互换使用(例如，si对硅)；但两者具有相同含义。
22.如将展示，揭示图像传感器的像素单元的实例。这些实例中的一或多者可布置成像素阵列，并且例如用于高动态范围成像。在一些实例中，像素阵列的像素单元可采用4t或5t像素架构。在一些实例中，采用共享像素单元架构，其中两个或更多个光敏区(例如光电二极管区)经由第一和第二传输门耦合到共同浮动扩散部，并且包含三个或更多个像素晶体管，例如复位晶体管、源极跟随器、行选择晶体管和双浮动扩散晶体管。
23.在像素阵列的其它实例中，每一像素单元根据lofic架构配置。在具有lofic架构的像素单元或lofic像素单元中，提供横向溢流集成电容器(lofic)和相关联的选择晶体管，有时称为双浮动扩散(dfd)晶体管。例如，当光电二极管在达到饱和后被填充时，多余的电荷泄漏到浮动扩散(fd)区中，并且可存储在lofic中。以此方式泄漏电荷作用就像具有增加的满阱容量(fwc)的光电二极管。可利用像素单元的浮动扩散部(fd)的电容的选择性增大/减小来调制转换增益。此导致信噪比(snr)的显著增加，借此增加用于各种hdr成像应用的像素单元的动态范围(例如，hdr)。
24.虽然可使用lofic架构来增加动态范围，但此架构并非没有问题。例如，归因于例如高的暗电流、白像素缺陷、低信噪比及其类似者的缺陷，(若干)浮动扩散区处或附近的泄漏电流可影响由读出电路从(若干)浮动扩散区读出的信号。例如，白像素缺陷可与来自在制造期间受到机械应力、在装置操作期间受到电应力或其组合的区的电流泄漏相关。当图像电荷、图像数据或图像信号在读出之前长时间地存储在(若干)浮动扩散区内(这有时发
生在lofic像素单元中)时，泄漏电流可为特别严重的问题。
25.此外，特别是在使用高掺杂、欧姆接触的情况下，浮动扩散结中的产生-复合(gr)泄漏是不可避免的。在集成期间，暗模式(即无光)下的浮动扩散结泄漏存储在lofic中，促成暗电流/白像素问题。事实上，由浮动扩散结泄漏引起的暗电流是可归因于lofic架构的最大问题之一。
26.例如，在高转换增益(hcg)的情况下，由浮动扩散结泄漏引起的暗电流通常不是问题，因为浮动扩散部在信号读出之前被复位，且因此，读取噪声(包含由结泄漏引起的噪声)可通过相关双采样(cds)操作来消除。但是，在低转换增益(lcg)中，浮动扩散结泄漏引起的暗电流可能是严重问题，因为信号是在复位电平读出之前被读出的。因此，不能应用相关双采样(cds)操作来移除结泄漏噪声。且如果信号在其被读出之前被复位，那么所有存储的电荷经由放电耗尽。
27.本公开的方法和技术寻求解决与具有lofic架构的像素单元或其它相关联的这些问题。例如，所揭示的标的物的实例目的在于在像素单元的浮动扩散区处或附近最小化或减少泄漏电流，以用于促进提高图像质量、提高良率、更快速度等。特定来说，所揭示的标的物的实例减少与(例如)共享像素设计的浮动扩散区相关联的扩散泄漏(例如，栅极引起的漏极泄漏、结泄漏等)。
28.如下文将更详细地描述，实例性实施例中的像素单元的晶体管可为n-金属氧化物半导体(nmos)类型，其中金属可为多晶硅(poly-si)、钨(w)及其类似者，氧化物可为(例如)氧化硅sio2的电介质(例如，在半导体衬底或材料上热生长或沉积)，并且半导体可对应于半导体衬底或材料的一部分，例如硅(例如，单晶或多晶si)、绝缘体上硅(soi)等。
29.在本文描述的各种实例中，沟槽隔离结构经策略地定位以减少与像素单元(例如，lofic像素单元)的浮动扩散区相关联的扩散泄漏(例如，栅极引起的漏极泄漏、结泄漏等)。在一些实例性实施例中，沟槽隔离包括前侧(例如，浅和深)沟槽隔离结构，其与背侧(例如，深)沟槽隔离结构协作以通过(例如)隔离像素单元的晶体管沟道区来减少扩散泄漏。
30.更具体地来说，所揭示的标的物的各种实例提出在像素单元的像素区和像素晶体管区两者中安置前侧浅沟槽隔离(sti)结构和前侧深沟槽隔离(f-dti)结构。在所揭示的标的物的一些实例中，前侧深沟槽隔离(f-dti)结构安置在浅沟槽隔离(sti)结构下方，并且朝向半导体衬底或材料的背侧延伸，以与背侧深沟槽隔离(b-dti)结构接触。在实例性实施例中，例如，前侧浅沟槽隔离(sti)结构和前侧深沟槽隔离(f-dti)结构可一体成型。
31.此外，所揭示的标的物提出安置从半导体衬底的背侧延伸到半导体衬底或材料中的背侧深沟槽隔离(b-dti)。在所揭示的标的物的一些实例中，背侧深沟槽隔离(b-dti)结构安置在像素晶体管区中，并且与前侧深沟槽隔离(f-dti)结构的底部接触，以用于将晶体管沟道区与相邻光敏区隔离。所揭示的标的物替代地或另外提出在相邻像素单元的光电二极管区之间安置背侧深沟槽隔离结构以电和/或光隔离光电二极管区。在这些实例性实施例中，背侧深沟槽隔离结构与前侧深沟槽隔离(f-dti)结构接触或邻接。在一个实例中，背侧深沟槽隔离结构在结构上连接到前侧深沟槽隔离(f-dti)结构。
32.在像素单元中，特别是在像素晶体管区中，沟槽隔离结构的形成和布置包围晶体管沟道区，所述晶体管沟道区包含浮动掺杂阱区(例如，p-掺杂阱区(p-well))，其含有像素晶体管的浮动扩散部和源极/漏极(例如，(n)掺杂区)。在一些实例性实施例中，沿着像素晶
体管区的晶体管沟道(例如，n沟道)形成浮动p型阱区，以将晶体管沟道与像素阵列的像素区(例如，光电二极管)隔离。此浮动p型阱区目的在于减少与像素单元的浮动扩散区相关联的泄漏。
33.为了说明，图1说明说明根据本公开的技术和方法的实例性图像传感器100(例如，hdr图像传感器)的框图。图像传感器100可实施为互补金属氧化物半导体(“cmos”)图像传感器。如在图1中说明的实例中展示，图像传感器100包含耦合到控制电路108和读出电路104的像素阵列102，所述读出电路104经耦合到功能逻辑106。
34.像素阵列102的所说明的实施例为成像传感器或像素单元110(例如，像素单元p1、p2、
……
、pn)的二维(“2d”)阵列。在一个实例中，每一像素单元包含根据本公开的技术和方法的可用于hdr成像的一或多个子像素或像素区。如说明，每一像素单元110经布置成行(例如，行r1到ry)及列(例如，列c1到cx)以获得人、位置或对象等的图像数据，所述图像数据可接着用于呈现人、位置或对象等的图像。如下文将更详细地描述，每一像素单元110(例如，像素单元p1、p2、
……
、pn)可包含(例如)lofic和相关联的结构以提供(例如)根据本公开的技术和方法的hdr成像。
35.在一个实例中，在每一像素单元110已经获得其图像数据或图像电荷之后，图像数据由读出电路104通过读出列位线112读出且接着转移到功能逻辑106。在各种实例中，读出电路104可包含放大电路(未说明)、包含模数转换(adc)电路的列读出电路或其它。功能逻辑106可简单地存储图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)而操纵图像数据。在一个实例中，读出电路104可沿着读出列线一次读出一行图像数据(所说明)或可使用各种其它技术读出图像数据(未说明)(例如，串行读出所有像素或同时全并行读出所有像素)。
36.在一个实例中，控制电路108耦合至像素阵列102以控制像素阵列102的操作特性。例如，在一个实例中，控制电路108产生传输门信号和其它控制信号，以控制从像素阵列102的共享像素单元110的子像素或像素区转移并读出图像数据。另外，控制电路108可产生用于控制图像获取的快门信号。在一个实例中，快门信号是用于同时启用像素阵列102内的所有像素以在单获取窗期间同时捕获所述像素的相应图像数据的全局快门信号。在另一实例中，快门信号是滚动快门信号，使得在连续获取窗期间循序启用像素的每一行、列或组。快门信号也可建立曝光时间，所述曝光时间为快门保持打开的时间长度。在一项实施例中，曝光时间被设定为针对每一帧是相同的。
37.在一个实例中，控制电路108可控制提供到像素单元110的各种控制信号的时序以减小与每个像素单元110的浮动扩散部相关联的暗电流。在一些非限制性实施例中，像素单元110可为所谓的4t像素单元，例如，四晶体管像素单元。在其它非限制性实施例中，像素单元110可为所谓的5t像素单元(例如，五晶体管像素单元)，其包含具有lofic架构的5t像素单元。例如，在一些非限制性实施例中，像素单元110可进一步包含双浮动扩散(dfd)晶体管和相关联的电容器(例如lofic)。相关联的电容器可经由双浮动扩散晶体管选择性地耦合以增加/减小浮动扩散部的电容，这可调制转换增益。
38.在一个实例中，图像传感器100可包含在数码相机、手机、膝上型计算机或其类似者中。另外，图像传感器100可耦合到例如处理器(通用或其它)、存储器元件、输出(usb端口、无线发射器、hdmi端口等)、照明/闪光灯、电输入(键盘、触摸显示器、跟踪板、鼠标、麦克
风等)和/或显示器的其它硬件。其它硬件可向图像传感器100递送指令，从图像传感器100提取图像数据或操纵由图像传感器100供应的图像数据。
39.图2是根据本公开的教示的实例像素单元210的说明性示意图。将了解，图2的像素单元210可为图1的像素单元110的实例，且下文引用的类似命名且编号的元件可类似于上文描述般耦合且起作用。例如，像素单元210可耦合到位线(例如，读出列)，所述位线可向读出电路(例如，读出电路106)提供图像数据，且像素单元210可从控制电路(例如控制电路108)接收控制信号，以控制像素单元210的各种晶体管的操作。控制电路108可用相对时序以期望的序列控制晶体管的操作，以便(例如)将像素复位到暗状态，并且(例如)在集成后读出图像数据。
40.所说明的像素单元210的实例包含第一光敏或光电转换元件(例如，第一光电二极管214)，以及第二光敏或光电转换元件(例如，第二光电二极管216)。在操作中，第一和第二光电二极管214、216经耦合以响应入射光而光生图像电荷。在实施例中，第一和第二光电二极管214、216可用于(例如)提供高动态范围(hdr)图像的图像数据。
41.像素单元210还包含第一传输门218、第二传输门220以及安置在第一与第二传输门218、220之间的第一浮动扩散部(fd1)222。第一传输门218经耦合以响应于第一传输门信号tx1将图像电荷从第一光电二极管214转移到第一浮动扩散部222。第二传输门220经耦合以响应于第二传输门信号tx2将图像电荷从第二光电二极管214转移到第一浮动扩散部222。在所描绘的布置中，第一浮动扩散部222由第一和第二光电二极管214、216两者共有，并且可被称为共同浮动扩散部222。
42.复位晶体管228经耦合到共同浮动扩散部222以响应于复位信号rst将像素单元210复位(例如，将第一和第二光电二极管214、216以及第一浮动扩散部222放电或充电到预设电压(例如，avdd))。放大器晶体管224的栅极端子也经耦合到第一浮动扩散部222以响应于第一浮动扩散部222中的图像电荷而产生图像数据信号。在所说明的实例中，放大器晶体管224经耦合为源极跟随器(sf)耦合晶体管。行选择晶体管226经耦合到放大器晶体管sf 224以响应于行选择信号rs将图像数据信号输出到输出位线212，所述输出位线212经耦合到例如图1的读出电路104的读出电路。在所说明的实施例中，复位晶体管228的漏极和放大器晶体管224的漏极经耦合到所接收的相同电源电压(例如，avdd)，但是在其它实施例中，复位晶体管228的漏极和放大器晶体管224的漏极可经耦合以接收不同的电源电压，即，到复位晶体管228的漏极和放大器晶体管224的漏极的电压供应可不同。
43.在另一实例性实施例中，双浮动扩散晶体管230可任选地耦合在第一浮动扩散部222与复位晶体管228之间。例如lofic的电容器(cap)232也可任选地被包含并耦合到双浮动扩散晶体管230以形成lofic像素单元。当被包含时，在复位晶体管228与双浮动扩散晶体管230之间形成第二浮动扩散部(fd2)242。在操作中，双浮动扩散晶体管230经调适以响应于双浮动扩散信号dfd将电容器232耦合到第一浮动扩散部222，以在期望时向像素单元210提供额外动态范围能力。在所描绘的布置中，电容器232还经耦合到电压(例如电压vdd)，以用于调整电容器232的电容以存储从像素单元210溢流的尽可能多的电荷。
44.控制信号tx1和tx2使传输门216、218能够将电荷从光电二极管214、216转移到第一浮动扩散部222。从光电二极管214、216转移到第一浮动扩散部的电荷量可取决于像素单元210的电流操作。例如，在复位操作期间，电荷可为在(若干)光电二极管的暗状态中产生
的电荷，但是在集成期间，电荷可为光生的图像电荷。在集成结束时，图像电荷可被读出两次，其中在两次之间出现一或多个暗读数，以执行相关双采样(cds)。
45.图3是根据本公开的技术和方法的包括一或多个像素单元310a到310n的实例像素阵列302的布局示意图或顶部示意图。将了解，图3的像素单元310可为图2的像素单元210的实例或图1的像素单元110的实例，且下文引用的类似命名且编号的元件可类似于上文描述般耦合且起作用。
46.为简洁及明了起见，现在将更详细地描述像素阵列302的像素单元310b。将了解，像素阵列302的其它像素单元310经构造成与像素单元310b大体相同，且因此将不单独描述。如图3所描绘的实例中所展示，像素单元310b包含由两个子像素区spr1、spr2组成的像素区pr和像素晶体管区ptr。包含超过一个子像素区的像素单元310的实施例“共享”像素晶体管区ptr，并且因此可被称为共享像素单元。所属领域的技术人员将了解，将包含在像素单元中的子像素区的数量可基于图像传感器设计而变化，并且不限于所说明的实例。
47.如图3中描绘的实例中展示，像素单元310b的像素区pr包含第一和第二子像素区spr1、spr2，其也称为子像素。第一和第二子像素区spr1、spr2包含相应的第一和第二光敏或光电转换元件，例如光电二极管(pd)314、316。第一和第二光电二极管314、316经形成或以其它方式安置在半导体衬底或材料338中(半导体衬底和半导体材料在整个说明书中可互换使用)。半导体材料338可包括(例如)任何类型的半导体本体或衬底(例如，硅/cmos块体、sige、soi等)，例如半导体晶片、晶片上的一或多个裸片、或形成在其上和/或以其它方式与之相关联的任何其它类型的半导体和/或外延层。
48.在操作中，第一和第二光电二极管314、316经调适以响应入射光而光生图像电荷。在一项实例性实施例中，第一和第二光电二极管314、316是n型钉扎光电二极管(nppd)。如在所描绘的实例中说明，第一和第二光电二极管314、316可分别经由第一和第二传输门318、320耦合到共同浮动扩散部(fd)322。
49.例如，浮动扩散部322安置在第一传输门318与第二传输门320之间的半导体材料338中。在操作中，第一传输门318经耦合以响应于第一传输门信号tx1将图像电荷从第一光电二极管314转移到共同浮动扩散部322。第二传输门320经耦合以响应于第二传输门信号tx2将图像电荷从第二光电二极管316转移到浮动扩散部322。
50.仍然参考图3中所描绘的实例，像素单元310b的像素晶体管区ptr与第一子像素区spr1和第二子像素区spr2相邻定位。在像素晶体管区ptr内，像素单元310包含用于复位晶体管、双浮动扩散晶体管、充当源极跟随器(sf)的放大器晶体管和行选择晶体管的栅极及掺杂区(即，漏极及源极)。例如，如图3中描绘的实施例中展示，像素晶体管区ptr包含多个晶体管栅极，其包含经形成或以其它方式安置在半导体材料338中/上的复位晶体管栅极328、双浮动扩散晶体管栅极330、放大器晶体管栅极324和行选择栅极326，以及源极/漏极340。在一项实例性实施例中，像素晶体管区ptr的相应栅极和源极/漏极以及(若干)相关联的掺杂阱通常经对准以形成晶体管沟道区(例如，(n)沟道区)，其具有对应于半导体材料338的y方向的长度方向。
51.在实施例中，晶体管沟道区可包含(例如)浮动扩散区的一部分，例如，耦合到安置在半导体衬底(例如半导体材料338)中的电容器232以接收来自光敏区(例如，像素区pr)的图像电荷的浮动扩散部(fd1)222和/或浮动扩散部(fd2)242的一部分。在实施例中，像素晶
dti)之间在长度(例如，y)方向上定位在像素晶体管区ptr的晶体管沟道区下方。应理解，深沟槽隔离结构可指代网格结构的整体或其任何部分。
57.如上文简要讨论并在下文更详细讨论，根据本公开的方法和技术的实例性实施例涉及具有沟槽隔离结构的布置的像素单元，其包含将像素晶体管区ptr的晶体管沟道区与像素阵列的像素区pr(例如，光电二极管)隔离的背侧沟槽隔离(b-dti)结构和前侧沟槽隔离结构(sti 334，f-dti)两者。在实例性实施例中，沟槽隔离结构的此布置允许浮动p掺杂阱区具有形成在其中的像素晶体管的浮动扩散部和源极/漏极区，借此消除结泄漏路径并防止结泄漏。实例性实施例也包含包括(例如)布置成行和列的多个此类像素单元的像素阵列。
58.同样如下文将更详细地描述，可利用多种材料和制造技术来形成像素阵列302。半导体材料338可具有si的组合物(例如，单晶或多晶si)。栅极可具有包含钨或多晶硅的组合物。电介质层(未展示)可具有sio2、hfo2或所属领域的一般技术人员已知的任何其它合适的电介质的组合物。触点可由具有低欧姆电阻的任何经掺杂材料构成。其它金属、半导体和绝缘材料也可用于像素阵列302，如所属领域的一般技术人员已知。半导体材料的掺杂区可通过扩散、植入及其类似者形成。将了解，在替代实施例中，说明性实施例中的掺杂极性和/或掺杂类型(p型、n型等)可反转。如所属领域的一般技术人员已知，例如光刻、掩模、化学蚀刻、离子植入、热蒸发、化学气相沉积、溅射及其类似者的制造技术可用于制造像素单元310、像素阵列302和/或图像传感器100。
59.图4a到4c是分别沿图3的线a-a、b-b和c-c截取的像素阵列(例如，像素阵列302)的一部分的横截面视图。下文讨论从图4a开始，图4a描绘穿透像素单元310a、310b、310c的像素区pr的像素阵列302的纵向横截面。如图4a中所描绘的实例中展示，像素区pr经形成或以其它方式安置在具有第一表面354(例如，前侧354)和第二表面356(例如，背侧356)的半导体衬底或材料338中。在实例性实施例中，半导体衬底或材料338约为2.5μm厚，不过可采用其它半导体材料厚度。在一个实例中，半导体衬底或材料338的厚度范围从2μm到6μm。
60.像素单元310b的像素区pr包含安置在半导体材料338中用于形成第一和第二光电二极管314、316(参见图3)的第一和第二光敏区。在图4a中所描绘的实例中，第一光敏区包含第一光电二极管314。在实施例中，第一光电二极管314包含靠近半导体材料338的前侧354的(p )掺杂的钉扎层360，以及安置在钉扎层360下并在半导体材料338中向深处延伸从而形成n型钉扎光电二极管(nppd)的(n-)掺杂区364。同样，第二光敏区也包含第二光电二极管316。在实施例中，第二光电二极管316包含靠近半导体材料338的前侧354的(p )掺杂的钉扎层362，以及安置在钉扎层362下并在半导体材料338中向深处延伸从而形成n型钉扎光电二极管(nppd)的(n-)掺杂区366。在一项实例性实施例中，薄氧化物层370安置在第一和第二光电二极管314、316的钉扎层360、362的前侧上方。应了解，光电二极管的掺杂区364和366可具有不同的浓度，这取决于特定光电二极管设计，例如，全阱容量和电荷转移效率。在一些实施例中，光电二极管的掺杂区364和366可包含不同浓度的多次植入，以(例如)形成梯度掺杂轮廓。
61.在图4a中所描绘的实例中，像素单元310b包含安置在半导体材料338中的(p)掺杂阱区(pw)372，本文中有时称为p阱区372。在实例性实施例中，p阱区372a出于分离和隔离目的定位在第一与第二光电二极管314、316之间。此外，p阱区372b定位在第一和第二光电二
极管314、316与p阱区372a相对的的侧上，以便将第一和第二光电二极管314、316与相邻像素单元310a、310c的光电二极管分离。在实施例中，(p )掺杂的钉扎层362耦合到(p)掺杂的阱区(pw)372。在实施例中，(p )掺杂的钉扎层362和(p)掺杂的阱区(pw)372(例如)通过p 触点耦合到接地。
62.像素单元310b也包含浮动扩散(fd)区(例如，图2的第一浮动扩散区fd1)，所述浮动扩散(fd)区靠近半导体材料338的前侧354安置在半导体材料338中，以用于形成浮动扩散部322。在图4a中所描绘的实例中，浮动扩散部322由在至少三个侧上被p阱区372a围绕的(n )掺杂区形成。在一个实例中，在p阱区372a中形成浮动扩散(fd)区。在浮动扩散部322的第一侧上并在第一沟道区上方靠近半导体材料338的前侧354形成或以其它方式安置第一传输门318。第一传输门318经耦合以通过第一沟道区将图像电荷从第一光电二极管314转移到浮动扩散部322。在第二沟道区上方与浮动扩散部322的另一、第二侧相邻地靠近半导体材料338的前侧354形成或以其它方式安置第二传输门320。第二传输门320经耦合以通过第二沟道区将图像电荷从第二光电二极管316转移到浮动扩散部322。
63.在一个实例性实施例中，薄氧化物层(例如薄氧化物层370)安置在p阱区372a的整个前侧354上方，其包含在第一和第二传输门318、320下方和其之间的区段。在第一和第二传输门318、320和其它晶体管栅极下方的薄氧化物层的区段用作相关联像素晶体管的栅极氧化物。因此，p阱区372a结合薄氧化物层348将浮动扩散部322与第一和第二传输门318、320隔离。
64.像素阵列302还包含沟槽隔离结构。例如，沟槽隔离结构包含浅沟槽隔离(sti)区，所述浅沟槽隔离(sti)区靠近半导体材料338的前侧354安置在半导体材料338中，以用于形成浅沟槽隔离结构334a。浅沟槽隔离结构334a出于隔离目的定位在相邻像素单元310a、310c的光电二极管之间。在图4a中所描绘的实例中，浅沟槽隔离结构334a从半导体材料338的前侧354朝向背侧356向深处延伸到每一p阱区372b中达第一深度。在实例性实施例中，浅沟槽隔离结构334a包含填充浅沟槽隔离结构334a的电介质填充材料(例如氧化硅)和加衬于电介质填充材料的侧的任选电介质层376。在实例性实施例中，任选电介质层376与p阱区372b和相邻像素区的钉扎层360、362的侧相邻。在实例性实施例中，浅沟槽隔离结构334a在半导体材料338中延伸半导体材料338的厚度的大约3％到7％之间。在实例性实施例中，浅沟槽隔离结构334a延伸到半导体材料338中的深度约为0.15μm。
65.像素阵列302的沟槽隔离结构进一步包含安置在半导体材料338中并从半导体材料338的前侧354向半导体材料338的背侧356延伸的前侧深沟槽隔离(f-dti)结构344。在图4a的实例性实施例中，前侧深沟槽隔离结构344从每一浅沟槽隔离结构334a的底部朝向半导体材料338的背侧356延伸。在一个实例中，前侧深沟槽隔离结构344通过蚀刻穿过相应的浅沟槽隔离结构334a到p阱区372b中的第二深度而形成。相对于半导体材料338的前侧354，第二深度大于第一深度。
66.在实例性实施例中，前侧深沟槽隔离结构344包含电介质填充材料和任选电介质层(例如，电介质376)，所述电介质层加衬于电介质填充材料的侧和底部。在实例性实施例中，前侧深沟槽隔离结构344可与浅沟槽隔离结构334a一体成型。在实例性实施例中，电介质层376与钉扎层360和p阱区372b相邻。在实例性实施例中，组合的浅沟槽隔离结构334a/334b、前侧深沟槽隔离结构344在半导体材料338中延伸半导体材料338的厚度的大约40％
到60％之间。在实例性实施例中，前侧深沟槽隔离结构344具有在大约0.85与1.10μm之间的长度(在深度方向上)。在实例性实施例中，前侧深沟槽隔离结构344沿y方向具有约0.20μm的宽度。在一个实例中，前侧深沟槽隔离结构344具有沿y方向的沟槽宽度，其小于相应浅沟槽隔离结构334的沟槽宽度。
67.在图4a中描绘的实例中，像素阵列302的沟槽隔离结构进一步包含安置在半导体材料338中并从半导体材料338的背侧356向半导体材料338的前侧354延伸的背侧深沟槽隔离(b-dti)结构342。背侧深沟槽隔离(b-dti)结构342可与相应前侧深沟槽隔离结构344垂直对准。在一个实例中，背侧深沟槽隔离(b-dti)结构342具有底部沟槽宽度，其与相应前侧深沟槽隔离结构344的底部沟槽宽度大体上相同。在一个实例中，背侧深沟槽隔离(b-dti)结构342延伸到半导体材料338中并且与相应的前侧深沟槽隔离结构344的底部接触。
68.例如，背侧深沟槽隔离结构342延伸到p阱区372b中，以将像素单元310b的第一和第二光电二极管314、316与相邻像素单元310a、310c的光电二极管进一步隔离(例如，最小化串扰、噪声等)。在实例性实施例中，背侧深沟槽隔离结构342沿x方向横向延伸跨过像素单元310。在实例性实施例中，额外背侧深沟槽隔离结构(未展示)可任选地向深处延伸到p阱区372a中，以进一步最小化像素单元310b的第一与第二光电二极管314、316之间的串扰等。在实例性实施例中，此任选的背侧深沟槽隔离结构342沿x方向横向延伸跨过像素单元310的像素区pr的至少大部分。
69.在实例性实施例中，背侧深沟槽隔离结构342包含电介质填充材料395(例如，氧化硅或低k氧化物材料)和与电介质填充材料395的侧相邻的电介质层378。在一个实例中，电介质层378围绕电介质填充材料395的侧壁和底部以形成背侧深沟槽隔离结构342。在实例性实施例中，电介质层378与p阱区372b相邻。在一些实例性实施例中，背侧深沟槽隔离结构342大致与前侧深沟槽隔离结构344对准并抵邻其底部。在实例性实施例中，背侧深沟槽隔离结构342具有约0.15μm的宽度。
70.现在将参考图4b和4c描述像素单元310b的像素晶体管区ptr。图4b是穿透图3的像素晶体管区ptr的放大器晶体管(例如，源极跟随器(sf))的像素阵列30的横向横截面视图。因此，图4b描绘跨像素单元310b的像素晶体管区ptr的横截面视图，所述像素晶体管区ptr与像素单元310b的子像素区spr2和像素单元310e的子像素区spr2相邻安置。图4c是沿图3的像素晶体管区ptr的晶体管沟道长度方向的像素阵列302的纵向横截面视图。
71.如图4b及4c中描绘的实例中展示，像素单元310b的像素晶体管区ptr包含多个晶体管栅极，其包含经形成或以其它方式安置在半导体材料338的前侧354中/上的复位晶体管栅极328、双浮动扩散晶体管栅极330、放大器晶体管栅极324和行选择栅极326，以及源极/漏极340。在一项实例性实施例中，像素晶体管区ptr的相应栅极和源极/漏极大致对准以形成晶体管沟道区394(例如，(n)沟道区)，其具有对应于半导体材料338的y方向的长度方向。
72.在晶体管栅极下方并围绕源极/漏极340形成向深处延伸到半导体材料338中的(p)掺杂阱(pw)区或p阱区382。在一些实施例中，p阱区382延伸到半导体材料338的前侧354中的深度不超过前侧深沟槽隔离结构344的底部。将像素晶体管区ptr的晶体管栅极与p阱区382分离的是薄膜电介质层，例如电介质层370。
73.在图4b、4c中描绘的实例中，像素晶体管区ptr也包含沟槽隔离结构。例如，沟槽隔
离结构包含浅沟槽隔离(sti)区，所述浅沟槽隔离(sti)区靠近前侧354安置在半导体材料338中，以用于形成浅沟槽隔离结构334a、334b、334c。在实例性实施例中，像素阵列302包含沿x方向定位在像素单元310的像素区pr之间、以及像素单元310b的像素晶体管区ptr与与之相邻的像素单元310a、310c的像素晶体管区之间的浅沟槽隔离结构334a。在图4b、4c中所描绘的实例中，像素单元310b的像素晶体管区ptr也包含浅沟槽隔离结构334b，所述浅沟槽隔离结构334b沿y方向与像素单元的像素区pr相邻定位，从而在半导体材料338中提供像素单元与像素晶体管之间的隔离。像素单元310b的像素晶体管区ptr进一步包含定位在像素晶体管区ptr的第一晶体管区段(例如，复位晶体管328、双浮动扩散晶体管330等)与像素晶体管区ptr的第二晶体管区段(例如，放大器晶体管324、行选择晶体管326)之间的浅沟槽隔离结构334c。在实例性实施例中，浅沟槽隔离结构334a、334b以网格状图案(见图3)沿x、y方向横向和纵向延伸跨过像素阵列302。
74.在图4b、4c中描绘的实例中，浅沟槽隔离结构334a、334b、334c向深处向半导体材料338的背侧354延伸到半导体材料338中。在一些实施例中，浅沟槽隔离结构334b、334c延伸到半导体材料338的前侧354中的深度与上文描述的浅沟槽隔离结构334a相似。在实例性实施例中，浅沟槽隔离结构334a包含电介质填充材料(例如，氧化硅)和加衬于电介质填充材料的侧和底部的任选电介质层376。类似地，实例性实施例中的浅沟槽隔离结构334b、334c各包含电介质填充材料(例如，氧化硅)和分别加衬于电介质填充材料的侧和底部的任选电介质层376、384。
75.在图4b、4c中所描绘的实例中，像素阵列302的沟槽隔离结构还包含用于形成前侧深沟槽隔离(f-dti)结构344的前侧深沟槽隔离区。例如，前侧深沟槽隔离结构344从每一相应浅沟槽隔离结构334a、334b、334c的底部朝向半导体材料338的背侧356延伸。在实例性实施例中，从浅沟槽隔离结构334a延伸的前侧深沟槽隔离结构344包含电介质填充材料和任选电介质层(例如，电介质层376)，所述电介质层加衬于电介质填充材料的侧和底部。类似地，从浅沟槽隔离结构334b、334c延伸的前侧深沟槽隔离结构344包含电介质填充材料和任选电介质层(例如，分别电介质层386、384)，所述电介质层加衬于电介质填充材料的侧和底部。在实例性实施例中，前侧深沟槽隔离结构344可与相应浅沟槽隔离结构334a、334b及334c一体成型。
76.在图4b中展示的像素晶体管区ptr中，每一前侧沟槽隔离结构(由浅沟槽隔离结构334b和前侧深沟槽隔离(f-dti)结构344形成)的任选电介质层386在面向内的侧上与p阱区382相邻。任选电介质层386在其面向外的侧上与相邻像素区的钉扎层362、定位在钉扎层362的部分下方的(p)掺杂区388(例如，高度掺杂(p )硼隔离植入区)以及从(p)掺杂区388延伸到半导体材料338的背侧356的p阱区398相邻。任选电介质层386也与下文描述的背侧深沟槽隔离结构(例如，背侧深沟槽隔离结构区段392a、392b)相邻。在实例性实施例中，(p)掺杂区388延伸像素晶体管区ptr的整个长度方向。在一个实例中，(p)掺杂区388围绕浅沟槽隔离结构334a、334b。
77.在图4c中展示的像素晶体管区ptr中，相应前侧沟槽隔离结构(由浅沟槽隔离结构334a、334c和相应前侧深沟槽隔离(f-dti)结构344形成)的任选电介质层376、384与源极/漏极340及p阱区382相邻。任选电介质层376也与下文描述的背侧深沟槽隔离结构(例如，区段392a、392b)相邻。类似地，任选电介质层384也在其大约跨度中间与背侧深沟槽隔离结构
(例如，区段392a)相邻。
78.在图4b、4c所展示的像素晶体管区ptr中，并且如上文描述，前侧沟槽隔离结构334/344在半导体材料338中延伸半导体材料338的厚度的大约40％到60％之间。在实例性实施例中，前侧深沟槽隔离结构344具有在大约0.85与1.10μm之间的长度(在深度方向上)。在实例性实施例中，前侧深沟槽隔离结构344具有约0.20μm的宽度。在实施例中，前侧深沟槽隔离结构344在p阱382下方延伸。
79.在图4b、4c中描绘的实例中，像素晶体管区ptr也包含背侧深沟槽隔离结构。例如，像素晶体管区ptr中的沟槽隔离结构包含背侧深沟槽隔离(b-dti)结构，所述背侧深沟槽隔离(b-dti)结构靠近背侧356安置在半导体材料338中，以用于形成背侧沟槽隔离结构(例如，背侧深沟槽隔离结构区段392a、392b)。在图4b、4c中描绘的实例中，背侧深沟槽隔离结构包括安置在p阱区382下方的第一、水平安置的背侧深沟槽隔离结构区段392a。在实例性实施例中，第一深沟槽隔离结构区段392a同时横向和纵向向外延伸以抵邻前侧深沟槽隔离结构344。在所展示的实施例中，第一深沟槽隔离结构区段392a接触与浅沟槽隔离结构334c相关联的前侧深沟槽隔离结构344，如图4c中展示。
80.背侧深沟槽隔离(b-dti)结构还包含第二、垂直安置的背侧深沟槽隔离结构区段392b。背侧深沟槽隔离结构区段392b从半导体材料338的背侧356朝向半导体材料338的前侧354延伸。在实例性实施例中，背侧深沟槽隔离结构区段392b接触或抵邻前侧深隔离结构344，如图4b、4c中展示。换句话说，背侧深沟槽隔离结构区段392b从半导体材料338的背侧356延伸并落在相应的前侧深沟槽隔离结构344上。在实例性实施例中，第二背侧深沟槽隔离结构区段392b横向向外延伸到浅沟槽隔离结构334的大约中间区，如图4b中展示。
81.当然，在一些实施例中，背侧深沟槽隔离结构区段392a、392b可一体成型。背侧深沟槽隔离结构区段392a、392b一起形成包围或围绕从半导体材料338的背侧延伸的区400的开放、盒状结构。在一项实例性实施例中，区400填充有导电材料402(例如，多晶硅)并耦合到接地(未展示)。在实例性实施例中，背侧深沟槽隔离结构区段392a在前侧深沟槽隔离结构344之间延伸并抵邻其侧。
82.在实例性实施例中，背侧深沟槽隔离结构区段392a、392b包含电介质填充材料395(例如，氧化硅)和电介质层396，所述电介质层396加衬于背侧深沟槽隔离结构的背侧深沟槽的顶部和侧。电介质层396与p阱区372(未展示)、382、398以及前侧沟槽隔离结构344的部分相邻。电介质填充材料395(例如)通过化学气相沉积工艺沉积到电介质层396上的背侧深沟槽隔离结构区段392a、392b的背侧深沟槽中。
83.浅沟槽隔离结构334a、334b、前侧深沟槽隔离结构344和背侧深沟槽隔离结构区段392a、392b一起包围晶体管沟道区，所述晶体管沟道区包含p阱区(例如，p阱区382)，所述p阱区具有形成在其中的像素晶体管，使得具有像素晶体管的p阱区是浮动的。
84.在一个实例中，前侧沟槽隔离结构和背侧沟槽隔离结构共同地将具有晶体管的浮动扩散部和源极/漏极的p阱区382与其它阱区隔离。在实例中，前侧沟槽隔离结构和背侧沟槽隔离结构共同地将具有晶体管的浮动扩散部和源极/漏极的p阱区382分离成p阱区382a、382b。例如，浅沟槽隔离结构334a、334b、334c、前侧深沟槽隔离结构344和背侧深沟槽隔离结构区段392a、392b共同提供p阱区382a与p阱区382b之间的电隔离，所述p阱区382a具有与放大晶体管和行选择晶体管相关联的源极/漏极，其中放大晶体管的源极经耦合到电源电
压(例如，avdd)，所述p阱区382b具有与双浮动扩散晶体管和复位晶体管相关联的源极/漏极，其中复位晶体管的漏极耦合到电源电压，以用于提供复位浮动扩散部322的预设电压。
85.例如，浅沟槽隔离结构334a、334b、334c、前侧深沟槽隔离结构344和背侧深沟槽隔离结构区段392a、392b共同提供p阱区382与具有具耦合到接地的触点(通常称为p 触点)的p 掺杂区的p阱区之间的电隔离。例如，前侧浅沟槽隔离结构334a、334b、334c、前侧深沟槽隔离结构344和背侧深沟槽隔离结构区段392a、392b共同提供p阱区382a与382b之间以及p阱区382a及382b与具有耦合到接地的触点(通常称为p 触点)的p 掺杂区的p阱区之间的电隔离。因而，可消除与浮动扩散部相关联的结泄漏电流路径，借此防止浮动扩散结泄漏。
86.参考以上图4a到4c描述的电介质层396和任选电介质层376、378、384、386可为(例如)氧化硅或任何高k材料。在一些实施例中，电介质层396，以及任选电介质层376、378、384、386包括来自以下的一者或组合：氧化硅(sio2)，氧化铪(hfo2)、氮化硅(si3n4)、氮氧化硅(sio
x
ny)、氧化钽(ta2o5)、氧化钛(tio2)、氧化锆(zro2)、氧化铝(al2o3)、氧化镧(la2o3)、氧化镨(pr2o3)、氧化铈(ceo2)、氧化钕(nd2o3)、氧化钷(pm2o3)、氧化钐(sm2o3)、氧化铕(eu2o3)、氧化钆(gd2o3)、氧化铽(tb2o3)、氧化镝(dy2o3)、氧化钬(ho2o3)、氧化铒(er2o3)、氧化铥(tm2o3)、氧化镱(yb2o3)、氧化镥(lu2o3)、氧化钇(y2o3)或其它合适电介质材料。在一项实施例中，电介质层396和任选电介质层376、378、384、386具有从约10nm到约20nm的平均厚度，但本公开的实施例可实践其它厚度。用于填充浅沟槽隔离结构334a、334b和前侧深沟槽隔离结构344以及背侧深沟槽隔离结构342、392a、392b的电介质填充材料可为相同或不同的材料。
87.如上文简要描述，考虑用于抑制cmos图像传感器中的浮动扩散结泄漏的方法。就此而言，提供用于减少像素阵列中的扩散泄漏的方法。在实例性实施例中，像素阵列形成在半导体衬底中，并且具有多个相邻定位的像素单元，每一像素单元包含具有至少一个光敏元件的像素区和与像素区相邻安置的像素晶体管区。在一些实例性实施例中，像素晶体管区包括至少一个浮动扩散区、多个晶体管栅极、具有第一类型并与多个晶体管栅极相关联的多个漏极/源极区、以及在多个传输门下方安置在半导体衬底中并围绕多个漏极/源极区和浮动扩散区的掺杂阱区，所述掺杂阱区具有不同于第一类型的第二类型。
88.在实施例中，方法包括通过用安置在半导体衬底中的沟槽隔离结构囊封掺杂阱区来隔离像素晶体管区。在方法的一些实例性实施例中，沟槽隔离结构包含一起允许掺杂阱区电浮动的前侧浅和深沟槽隔离结构两者以及背侧深沟槽隔离结构。在一些实例性实施例中，背侧深隔离结构将掺杂阱区与接地导电区分离，并且源极/漏极中的至少一者连接到电压源。此外，方法可包括用从半导体衬底的前侧延伸到半导体衬底的背侧的沟槽隔离结构隔离相邻像素单元的像素区。
89.图5是说明根据本公开的教示的用于制造像素阵列(例如，像素阵列302)的方法的一个实例的流程图。将了解，以下方法步骤可以任何顺序或同时执行，除非以明确的方式阐述顺序或依据各种操作的上下文理解顺序。还可执行额外工艺步骤，包含化学-机械抛光、掩模、额外掺杂等。当然，在实例性实施例中可组合或省略一些方法步骤。
90.现在参考图5，将更详细地描述用于制造包括一或多个像素单元的像素阵列的方法。将要制造的每一像素单元包含像素区pr和像素晶体管区ptr。如图5的实例中展示，方法从提供具有前侧354和背侧356的半导体衬底338开始。接着，形成前侧沟槽隔离结构，例如，
浅沟槽隔离结构334a到334c和前侧深沟槽隔离结构344。在形成前侧沟槽隔离结构后，可执行一或多个方法步骤以完成半导体衬底的前侧。完成的前侧可被称为半导体衬底的半制成状态。一旦前侧完成，就形成背侧沟槽隔离结构，例如，背侧深沟槽隔离结构，例如，背侧深沟槽隔离结构342，即背侧深沟槽隔离结构区段392a、392b。
91.在实例性实施例中，完成的前侧可包含(例如)半导体衬底338，其具有像素区pr，所述像素区pr包括一或多个传输门(例如传输门318、320)、p阱(pw)372、至少一个光电二极管(pd)(例如光电二极管314、316)，及植入区(例如，浮动扩散部322)，如图4a中展示。在一些实施例中，完成的前侧还包含像素晶体管区ptr，所述像素晶体管区ptr包括源极/漏极区340、形成在半导体衬底338的前侧上的晶体管栅极(例如栅极324、326、328、330)、p阱区382，如图4b中展示。当然，晶体管组件的数量可在像素单元架构类型之间变化，并且因此，在本公开的实例性实施例中，完成的前侧可变化。
92.为了形成前侧沟槽隔离结构(例如，前侧浅沟槽隔离结构334a、334b、334c和前侧深沟槽隔离结构344)，可在半导体衬底338上进行以下工艺步骤。首先，沉积掩模材料(例如，氮化物材料)以在半导体衬底338的前侧354上形成氮化物掩模层。接着，氮化物掩模层经图案化且接着经蚀刻以形成前侧浅隔离(sti)沟槽，所述前侧浅隔离(sti)沟槽在半导体衬底338的前侧354中延伸第一深度(例如，约0.15μm)。在实例性实施例中，前侧浅隔离(sti)沟槽在相邻像素单元的像素区之间以及在像素晶体管区与像素单元的像素区之间以网格状图案形成。
93.一旦蚀刻前侧浅隔离(sti)沟槽，氧化物材料就沉积到沟槽中及氮化物掩模层上，以形成与前侧浅隔离(sti)沟槽的内表面共形的氧化物间隔层。接着在氧化物间隔层上执行毯覆式蚀刻，以在前侧浅隔离(sti)沟槽的侧壁上形成氧化物间隔层，从而在随后的前侧深沟槽隔离(dti)沟槽蚀刻工艺中保护前侧浅隔离沟槽的侧壁不被过度蚀刻。接着，(例如)通过干蚀刻蚀刻前侧浅隔离(sti)沟槽，以形成前侧深沟槽隔离(dti)沟槽，所述前侧深沟槽隔离(dti)沟槽从前侧浅隔离(sti)沟槽的底部在半导体衬底338中延伸相对于半导体材料338的前侧354的第二深度(例如，在约0.85与约1.10μm之间)。接着沉积电介质填充材料(例如，氧化硅)以填充组合的前侧sti和dti沟槽。
94.为了形成背侧沟槽隔离结构(例如，背侧深沟槽隔离结构342、392a、392b)，可在半制成状态中在半导体衬底338上执行以下工艺步骤。例如，一旦在半制成状态中提供像素阵列的一或多个像素单元，半导体衬底338的背侧356就经图案化，且接着经蚀刻以形成延伸到半导体衬底338的背侧356中的背侧深隔离(b-dti)沟槽。在实例性实施例中，在相邻像素单元的像素区之间在前侧沟槽隔离结构(由前侧浅沟槽隔离结构334a和前侧深隔离结构344形成)下方形成第一背侧深隔离(b-dti)沟槽，并且在像素晶体管区ptr的p阱区382下方形成第二背侧深隔离沟槽。在实施例中，背侧深隔离(b-dti)沟槽从像素单元的背侧围绕像素单元的像素晶体管区ptr。在一些实例性实施例中，背侧深隔离(b-dti)沟槽经蚀刻到前侧深隔离结构344的深度，或可(例如)过度蚀刻约以确保其之间的物理接触。
95.在一项实施例中，沿y方向的背侧深沟槽隔离结构区段392b的每一背侧深隔离(b-dti)沟槽的沟槽宽度大于背侧深沟槽隔离结构342的每一背侧深隔离(b-dti)沟槽的沟槽宽度。背侧深隔离(b-dti)沟槽通过在半导体衬底的背侧356中沉积高k衬垫材料来加衬，且接着用电介质材料(例如，电介质填充材料395(例如，氧化硅))填充。沉积电介质填充材料
395以完全填充用于背侧深沟槽隔离结构342的背侧深隔离沟槽，同时部分填充用于背侧深沟槽隔离结构区段392a、392b的背侧深隔离沟槽。用电介质填充材料部分地填充背侧深隔离沟槽形成开口端腔。如下文将描述，此开口端腔可填充有导电材料402。
96.在实例性实施例中，形成的背侧深沟槽隔离结构342、392a、392b接触先前形成在半导体衬底338中的相应前侧沟槽隔离结构334a到334c/344的底部。背侧深沟槽隔离结构342和前侧沟槽隔离结构334、344一起隔离相邻像素单元310的像素区pr。类似地，背侧深沟槽隔离结构392a、392b和前侧沟槽隔离结构334a到334c、344一起通过包围或准确地说囊封p阱区382而将像素晶体管区ptr与相邻像素区pr隔离。
97.在一些实例性实施例中，深沟槽隔离的背侧(例如，背侧沟槽隔离结构区段392a、392b)的形成形成暴露于半导体材料338的背侧356的腔或开口。腔或开口的尺寸由在背侧深沟槽隔离结构区段392a、392b的背侧深隔离(b-dti)沟槽中的电介质填充材料沉积确定。在这些实例中，方法进一步包括用例如多晶硅的导电材料402填充腔以形成区400，且接着(例如)通过背侧触点将导电材料耦合到接地。此后，可在半导体衬底338的各种区上执行化学机械抛光(cmp)。
98.虽然上文描述的实例性实施例涉及共享像素单元，但例如非共享像素单元(例如，每一像素晶体管区一个光敏区)的其它架构可采用本公开的方法和技术。此外，本技术案可引用数量和数字。除非特别说明，否则此类数量和数字不应被认为是限制性的，而是例示与本技术案相关联的可能数量和数字。此外，就此而言，本技术案可使用术语“多个”来指代数量或数字。就此而言，术语“多个”意指大于一的任何数字，例如，二、三、四、五等。术语“大约”、“近似”、“接近”等意指所述值的 或-5％。为了本公开的目的，短语“a和b中的至少一者”等效于“a和/或b”或反之亦然，即，单独“a”、单独“b”或“a和b”。类似地，短语“a、b和c中的至少一者”(例如)意指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)，包含当列出大于三个元件时的所有进一步可能的排列。
99.本公开的所说明的实例的以上描述(包含摘要中描述的内容)并不希望为详尽的或限制于所揭示的精确形式。虽然在本文中出于说明性目的描述本公开的特定实施例和实例，但如主张，在不脱离本公开的更广阔精神和范围的情况下，各种等效修改是可能的。实际上，应了解，出于解释目的提供特定实例电压、电流、频率、功率范围值、时间等，并且根据本公开的教示，在其它实施例和实例中也可使用其它值。
100.鉴于以上详细描述，可对所揭示的标的物的实例做出这些修改。用于以下权利要求书中的术语不应被解释为将所主张的标的物限于说明书和权利要求书中所揭示的特定实施例。而是，将完全通过以下权利要求书确定范围，所述权利要求书应根据所确立的权利要求书解译原则来解释。本说明书和图因此被视为说明性的而不是限制性的。