用于抑制CMOS图像传感器中的浮动扩散结泄漏的隔离结构的制作方法

衬底，其具有前侧及后侧；多个像素单元，其经形成在所述半导体衬底中，每一像素单 元包含具有至少一个光敏元件的像素区及邻近所述像素区安置的像素晶体管区，所述像 素晶体管区包括：至少一个浮动扩散区、至少一个晶体管栅极及各自具有第一导电类型 的漏极/源极区；掺杂阱区，其经安置在所述至少一个晶体管栅极下面的所述半导体衬底 中且环绕所述漏极/源极区及所述至少一个浮动扩散区，所述掺杂阱区具有与所述漏极/ 源极区的所述第一导电类型不同的第二导电类型；第一浅沟槽隔离结构，其在所述半导 体衬底的所述前侧中且围绕所述像素晶体管区的周边延伸；及第一深沟槽隔离结构，其 在所述半导体衬底的所述后侧中，其中所述第一后侧深沟槽隔离结构延伸到所述半导体 衬底中达第一深度且毗邻所述第一浅沟槽隔离结构，其中所述第一深沟槽隔离结构连同 所述第一浅沟槽隔离结构通过囊封所述掺杂阱区来将所述像素晶体管区与所述像素区 隔离。
9.本技术案的又一方面涉及一种用于制造像素阵列的方法，其包括：形成半导体衬底， 其具有前侧及后侧且包含各自具有像素区及像素晶体管区的一或多个像素单元，所述像 素晶体管区包括：至少一个浮动扩散区、至少一个晶体管栅极及具有第一导电类型的漏 极/源极区；掺杂阱区，其经安置在所述至少一个晶体管栅极下方的所述半导体衬底中且 环绕所述漏极/源极区及所述浮动扩散区，所述掺杂阱区具有与所述第一导电类型不同的 第二导电类型；及浅沟槽隔离结构，其在所述半导体衬底的所述前侧中，所述浅沟槽隔 离结构围绕所述像素晶体管区的周边延伸；针对每一像素晶体管区，在所述半导体衬底 的所述后侧中形成环绕所述像素晶体管区的第一深沟槽；用电介质材料内衬每一第一深 沟槽以形成第一带衬垫深沟槽；从所述半导体衬底的所述后侧用电介质材料填充所述第 一带衬垫深沟槽以至少形成在所述掺杂阱区下延伸且接触所述浅沟槽隔离结构的深沟 槽隔离结构，所述深沟槽隔离结构及所述浅沟槽隔离结构一起包围所述掺杂阱区。
附图说明
10.图1说明根据本公开的实施例的图像传感器的一个实例。
11.图2是根据本公开的实施例的像素单元的一个实例的说明性示意图。
12.图3是根据本公开的实施例的像素阵列的一个实例的俯视示意性局部视图。
13.图4a到4c分别是沿着线a-a、b-b及c-c截取的图3的像素阵列的示意性横截 面视图。
14.图5a及5b是处于半制造状态的像素阵列的一个实例的说明性局部示意性视图。
15.图6是根据本公开的实施例的用于制造图4的像素阵列的实例流程图。
16.贯穿附图的若干视图，对应参考字符指示对应组件。所属领域的技术人员将明白， 附图中的元件是为了简单及清楚起见而说明且不一定按比例绘制。例如，附图中的一些 元件的尺寸可能相对于其它元件被放大以帮助改进对本公开的各种实施例的理解。而且， 通常未描绘在商业上可行的实施例中有用或必需的常见但易于理解的元件以便促进对 本公开的这些各种实施例的更清晰观察。
具体实施方式
17.本文中描述用于抑制cmos图像传感器中的浮动扩散结泄漏的设备及方法的实例。 因此，在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。相关领域的技 术
人员将认识到；然而，本文中所描述的技术可在没有一或多个特定细节的情况下或利 用其它方法、组件、材料等实践。在其它例子中，未详细地展示或描述众所周知的结构、 材料或操作以避免混淆某些方面。
18.本说明书通篇对“一个实例”或“一个实施例”的引用表示结合所述实例所描述的 特定特征、结构或特性被包含在本发明的至少一个实例中。因此，本说明书通篇出现的 短语“在一个实例中”或“在一个实施例中”不一定全都是指同一实例。此外，在一或 多个实例中可以任何合适方式组合特定特征、结构或特性。
19.为了便于描述，在本文中可使用空间相对术语，例如“在...下面”、“在...下方”、
ꢀ“
在...之下”、“在...下”、“在...上方”、“在...之上”等来描述一个元件或特征与另一 (些)元件或特征的关系，如附图中所说明。将理解，除附图中所描绘的定向以外，空间 相对术语还意在涵盖装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转， 那么被描述为“在其它元件或特征下方”、“在其它元件或特征下面”或“在其它元件 或特征下”的元件将被定向为“在其它元件或特征上方”。因此，示范性术语“在...下 方”及“在...下”可涵盖在...上方及在...下方两个定向。装置可以其它方式定向(旋转90 度或按其它定向)且相应地解释本文中所使用的空间相对描述语。
20.另外，还将理解，当一层被称为“在两个层之间”时，其可为两个层之间的唯一层， 或也可存在一或多个中介层。类似地，将理解，当一元件被称为“连接”或“耦合”到 另一元件时，其可直接连接或耦合到另一元件，或可存在中介元件。相比之下，当一元 件被称为“直接连接”或“直接耦合”另一元件时，不存在中介元件。应以类似方式解 释用于描述元件或层之间的关系的其它词语(例如，“在...之间”与“直接在...之间”、
ꢀ“
邻近”与“直接邻近”、“在...上”与“直接在...上”)。
21.贯穿说明书，使用若干技术术语。这些术语应具有其所属领域的普通含义，除非本 文中明确地定义或其使用上下文另有明确指示。应注意，贯穿本文献，元素名称及符号 可互换地使用(例如，si与硅)；然而，两者具有相同含义。
22.如将展示，公开图像传感器的像素单元的实例。这些实例中的一或多者可经布置在 像素阵列中且例如用于高动态范围成像。在一些实例中，像素阵列的像素单元可各自采 用4t或5t像素架构。在一些实例中，采用共享像素单元架构，其中两个或更多个光电 转换区，例如光电二极管区，经由第一及第二转移门耦合到共同浮动扩散区，且包含三 个或更多个像素晶体管，例如复位晶体管、源极跟随器、行选择晶体管、双浮动扩散晶 体管等。
23.在像素阵列的其它实例中，每一像素单元根据lofic架构进行配置。在具有lofic 架构的像素单元或lofic像素单元中，提供横向溢出集成电容器(lofic)及相关联选择 晶体管，其有时被称为双浮动扩散(dfd)晶体管。例如，当在达到饱和之后填充光电二 极管时，过多电荷会泄漏到浮动扩散(fd)区中且可经存储在lofic中。以这种方式泄漏 电荷就像具有增加的全阱容量(fwc)的光电二极管一样起作用。可利用像素单元的浮动 扩散区(fd)的电容的选择性增加/减小来调制相关联的转换增益。这导致信噪比(snr)的 显著增加，由此增加像素单元的动态范围(例如，hdr)。
24.虽然可使用lofic架构来增加动态范围，但此架构并非没有问题。例如，由于例如 高暗电流、白色像素缺陷、低信噪比等的缺陷，(若干)浮动扩散区处或附近的泄漏电流 可能影响由读出电路系统从(若干)浮动扩散区读出的信号。例如，白色像素缺陷可能与 来自
在制造期间经受机械应力、在装置操作期间经受电应力或其组合的区的电流泄漏相 关。当在读出之前将图像电荷、图像数据或图像信号长时间存储在(若干)浮动扩散区内 时(这有时发生在lofic像素单元中)，泄漏电流可能是特别重要的问题。
25.另外，由于浮动扩散结中的产生-复合(gr)所致的泄漏是不可避免的，尤其是在使用 高度掺杂的欧姆接点的情况下。在积分期间将在暗模式(即，无光)下的浮动扩散结泄漏 存储在lofic中，从而造成暗电流/白色像素问题。实际上，由浮动扩散结泄漏引起的 暗电流是可归因于lofic架构的最大问题之一。
26.例如，在高转换增益(hcg)的情况下，由浮动扩散结泄漏引起的暗电流通常不是问 题，因为浮动扩散区在信号读出之前被复位，且因而，读取噪声(包含由结泄漏引起的噪 声)可通过相关双重采样(cds)操作来消除。然而，浮动扩散结泄漏引发的暗电流在低转 换增益(lcg)中可能是重要的问题，因为信号是在复位电平读出之前被读出。因而，相 关双重采样(cds)操作无法应用于移除结泄漏噪声。且如果在读取信号之前复位信号， 那么所有经存储的电荷经由放电而耗尽。
27.本公开的方法及技术寻求解决与具有lofic架构或其它架构的像素单元相关联的 这些问题。例如，所公开标的物的实例旨在最小化或减少像素单元的浮动扩散区处或附 近的泄漏电流以促进增加的图像质量、增加的良率、更快的速度等。特别来说，所公开 标的物的实例减少与例如共享像素设计的浮动扩散区相关联的扩散泄漏(例如，栅极引发 的漏极泄漏、结泄漏等)。
28.如下文将更详细地描述，在实例实施例中，像素单元的晶体管可为n金属氧化物半 导体(nmos)类型，其中金属可为多晶硅(poly-si)、钨(w)等，氧化物可为电介质，例如 sio2(例如，热生长或沉积在半导体材料上)，且半导体衬底或材料可对应于半导体材料 的一部分，例如硅(例如，单晶或多晶si)、绝缘体上硅(soi)等。
29.在本文中所描述的各种实例中，后侧深沟槽隔离(b-dti)结构经策略性地定位以减少 与例如lofic像素单元的像素单元的浮动扩散区相关联的扩散泄漏(例如，栅极引发的 漏极泄漏、结泄漏等)。在一些实例实施例中，后侧深沟槽隔离(b-dti)结构与前侧浅沟 槽隔离(sti)结构协作以通过例如将像素单元的晶体管沟道区隔离来减少扩散泄漏。应明 白，术语后侧深沟槽隔离(b-dti)结构是指形成在半导体衬底或材料的后侧上的深沟槽隔 离结构。类似地，术语前侧浅沟槽隔离(sti)结构是指形成在半导体衬底或材料的前侧上 的浅沟槽隔离结构。在后文中，为了简洁起见，可省略用于引用隔离结构的术语“前侧
”ꢀ
及“后侧”。
30.更具体来说，所公开标的物的各种实例提出围绕像素单元的像素晶体管区的周边布 置后侧深沟槽隔离结构。在一些实例实施例中，后侧深沟槽隔离结构从半导体衬底或材 料的后侧延伸到半导体衬底或材料中且毗邻或接触安置在半导体衬底或材料的前侧中 的前侧浅沟槽隔离结构的底部以将像素晶体管区的晶体管沟道隔离。所公开标的物替代 地或另外提出在邻近像素单元的光电二极管区之间安置后侧深沟槽隔离结构以减少串 扰、噪声等。
31.后侧深沟槽隔离结构在像素晶体管区中的形成及布置形成浮动掺杂阱区，例如p型 掺杂阱区(p阱)，其含有浮动扩散区(fd)及像素晶体管的源极/漏极(例如，(n)掺杂区)。 在一些实例实施例中，沿着像素晶体管区的晶体管沟道(例如，n沟道)形成浮动p阱区 以将
晶体管沟道区与像素阵列的像素区(例如，光电二极管)完全隔离。这个浮动p阱区 旨在减少与像素单元的浮动扩散区相关联的结泄漏。
32.为了说明，图1说明示出根据本公开的技术及方法的例如hdr图像传感器的实例 图像传感器100的框图。图像传感器100可被实施为互补金属氧化物半导体(“cmos”) 图像传感器。如图1中所说明的实例中所展示，图像传感器100包含耦合到控制电路系 统108及读出电路系统104的像素阵列102，所述读出电路系统104经耦合到功能逻辑 106。
33.像素阵列102的所说明实施例是成像传感器或像素单元110(例如，像素单元p1、 p2、...、pn)的二维(“2d”)阵列。在一个实例中，根据本公开的技术及方法，每一像素 单元包含可用于hdr成像的一或多个子像素或像素区。如所说明，每一像素单元110 经布置成行(例如，行r1到ry)及列(例如，列c1到cx)以获取人、地方或物体等的图 像数据，接着可使用所述图像数据来再现人、地方或物体等的图像。如下文将更详细地 描述，根据本公开的技术及方法，每一像素单元110(例如，像素单元p1、p2、...、pn) 可包含例如lofic及相关联结构以提供例如hdr成像。
34.在一个实例中，在每一像素单元110已获取其图像数据或图像电荷之后，图像数据 由读出电路系统104通过读出列位线112读出且接着转移到功能逻辑106。在各种实例 中，读出电路系统104可包含放大电路系统(未说明)、包含模/数转换(adc)电路系统的 列读出电路或其它电路系统。功能逻辑106可简单地存储图像数据或甚至通过施加后期 图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)来操纵图 像数据。在一个实例中，读出电路系统104可沿着读出列线一次读出一行图像数据(所说 明)或可使用多种其它技术(未说明)读出图像数据，例如同时串行读出或完全并行读出所 有像素。
35.在一个实例中，控制电路系统108经耦合到像素阵列102以控制像素阵列102的操 作特性。例如，在一个实例中，控制电路系统108生成转移门信号及其它控制信号以控 制图像数据从像素阵列102的共享像素单元110的子像素或像素区的转移及读出。另外， 控制电路系统108可生成用于控制图像获取的快门信号。在一个实例中，快门信号是用 于同时启用像素阵列102内的所有像素以在单个获取窗口期间同时捕获其相应图像数据 的全局快门信号。在另一实例中，快门信号是滚动快门信号使得在连续获取窗口期间循 序地启用每一行像素、每一列像素或每一群组像素。快门信号还可确立曝光时间，所述 曝光时间是快门保持打开的时间长度。在一个实施例中，将曝光时间设置为对于所述帧 中的每一者相同。
36.在一个实例中，控制电路系统108可控制提供到像素单元110的各种控制信号的时 序以减少与像素单元110中的每一者的浮动扩散区相关联的暗电流。在一些非限制性实 施例中，像素单元110可为称为4t像素单元的像素单元，例如，四晶体管像素单元。 在其它非限制性实施例中，像素单元110可为称为5t像素单元的像素单元，例如，五 晶体管像素单元，包含具有lofic架构的5t像素单元。例如，在一些非限制性实施例 中，像素单元110可进一步包含双浮动扩散(dfd)晶体管及相关联电容器(例如，lofic)。 相关联电容器可经由双浮动扩散晶体管选择性地耦合以增加/减小浮动扩散区的电容，这 可调制转换增益。
37.在一个实例中，图像传感器100可被包含在数码相机、手机、膝上型计算机等中。 另外，图像传感器100可经耦合到其它硬件，例如处理器(通用或其它)、存储器元件、 输出(usb端口、无线发射器、hdmi端口等)、照明装置/闪光灯、电输入(键盘、触摸显 示器、触控
素阵列302的布局示意性视图或俯视示意性视图。应明白，图3的单元310可为图2的 像素单元210的实例，或图1的像素单元110的实例，且下文所引用的类似命名及编号 元件可与上文所描述那样类似地耦合及起作用。
45.为了简洁及清楚起见，现在将更详细地描述像素阵列302的像素单元310b。应明 白，像素阵列302的其它像素单元310与像素单元310b基本上相同地构造，且因此将 不单独地进行描述。如图3中所描绘的实例中展示，像素单元310b包含由两个子像素 区spr1、spr2组成的像素区pr及像素晶体管区ptr。包含一个以上子像素区的像素 单元310的实施例“共享”像素晶体管区ptr，且因此可被称为共享像素单元。
46.如图3中所描绘的实例中展示，像素单元310b的像素区pr包含第一及第二子像 素区spr1、spr2，也被称为子像素。第一及第二子像素区spr1、spr2包含相应的第 一及第二光敏或光电转换元件，例如光电二极管(pd)314、316。第一及第二光电二极管 314、316形成或以其它方式安置在半导体材料338中。半导体材料338可包括例如任何 类型的半导体主体或衬底(例如，硅/cmos体、sige、soi等)，例如半导体晶片、晶片 上的一或多个裸片或形成在其上及/或以其它方式与其相关联的任何其它类型的半导体 及/或外延层。
47.在操作中，第一及第二光电二极管314、316适于以响应于入射光而光生图像电荷。 在一个实例实施例中，第一及第二光电二极管314、316是n型钉扎光电二极管(nppd)。 如所描绘实例中说明，第一及第二光电二极管314、316可分别经由第一及第二转移门 318、320耦合到共同浮动扩散区(fd)322。
48.例如，浮动扩散区322经安置在第一转移门318与第二转移门320中间的半导体材 料338中。在操作中，第一转移门318经耦合以响应于第一转移门信号tx1而将图像电 荷从第一光电二极管314转移到共同浮动扩散区322。第二转移门320经耦合以响应于 第二转移门信号tx2而将图像电荷从第二光电二极管316转移到浮动扩散区322。
49.仍参考图3中所描绘的实例，像素单元310b的像素晶体管区ptr是邻近第一及第 二子像素区spr1、spr2定位。在像素晶体管区ptr内，像素单元310包含用于复位晶 体管的栅极及掺杂区(即，漏极及源极)、双浮动扩散(dfd)晶体管、充当源极跟随器(sf) 的放大器晶体管及行选择晶体管。例如，如图3中所描绘的实施例中展示，多个晶体管 栅极，包含复位晶体管栅极328、双浮动扩散晶体管栅极330、放大器晶体管栅极324及 行选择栅极326以及源极/漏极340，形成或以其它方式安置在半导体材料338中/上。在 一个实例实施例中，像素晶体管区ptr的相应栅极及源极/漏极大体上经对准以形成具 有对应于半导体材料338的y方向的长度方向的晶体管沟道区，例如(n)沟道区。
50.在实施例中，晶体管沟道区包括例如安置在例如半导体材料338的半导体衬底中的 浮动扩散区，例如浮动扩散区(fdl)222及/或浮动扩散区(fd2)242，以从例如像素区pr 的光敏区接收图像电荷。晶体管沟道区还包括例如多个晶体管，例如晶体管224、226、 228及230，所述晶体管包含安置在例如半导体材料338的半导体衬底的前侧354上的 多个晶体管栅极324、326、328、330，及安置在例如半导体材料338的半导体衬底的前 侧354中且邻近相应晶体管栅极324、326、328、330定位的多个掺杂源极/漏极区340。 在实施例中，多个掺杂源极/漏极区340各自具有第一类型。晶体管沟道区进一步包含安 置在例如半导体材料338的半导体衬底中、相对于多个源极/漏极区340呈环绕关系的掺 杂阱区382。在实施例中，掺杂阱区382具有与多个源极/漏极区340的第一类型不同的 第二类型。
51.如图3中所描绘的实例中展示，接点经提供在像素区的每一栅极上以传输tx1、 tx2信号，且经提供在像素晶体管区ptr的每一栅极上以传输rst、dfd及rs信号。 接点也经提供在各种源极/漏极340上以耦合到电容器cap、例如电压vdd的电压，或 用以输出例如电压vout的信号。其它接点可经提供在一或多个源极/漏极340上以耦合 到浮动扩散区322的端子。此源极/漏极340也可被称为浮动扩散区(fd1)的部分，且在 图3中被引用为fd1'。在一个实例中，浮动扩散区322还通过双浮动扩散晶体管经由金 属线耦合到电容器cap以最大化用以存储从像素单元310b溢出的电荷的容量。
52.如图3中所描绘的实例中说明，像素阵列302还包含出于隔离目的而安置在半导体 材料338的前侧中的浅沟槽隔离(sti)结构334。例如，浅沟槽隔离结构334a经定位在 邻近像素单元310的像素区pr之间以将像素阵列302的组件彼此隔离。如图3中所描 绘的实例中说明，每一像素单元310的像素晶体管区ptr包含邻近每一像素单元310的 像素区pr定位的浅沟槽隔离结构334b。因此，在图3中所说明的实例中，浅沟槽隔离 结构334a、334b经形成为栅格状结构，其在像素阵列302的x方向(334a)及y方向 (334b)上延伸。
53.每一像素单元310的像素晶体管区ptr还包含定位在像素晶体管区ptr的第一晶 体管区段(例如，复位晶体管328、双浮动扩散晶体管330等)与像素晶体管区ptr的第 二晶体管区段(例如，放大器晶体管324、行选择晶体管326)之间的浅沟槽隔离结构334c。 应理解，浅沟槽隔离结构可指整个栅格结构或其任何部分。
54.同样如下文进一步论述，像素阵列302包含安置在半导体材料338的后侧中的深沟 槽隔离(dti)结构(图3中被隐藏)。例如，像素阵列302包含定位在浅沟槽隔离结构334a、 334b下的深沟槽隔离结构，所述浅沟槽隔离结构334a、334b经形成在半导体材料338 的前侧上。深沟槽隔离结构可与相应浅沟槽隔离结构334a、334b垂直地对准，包含围 绕像素晶体管区ptr的周边延伸的后侧深沟槽隔离结构。如下文将进一步论述，围绕像 素晶体管区ptr的周边延伸的后侧深沟槽隔离结构毗邻相应浅沟槽隔离结构334a、 334b的底部。深沟槽隔离结构(图3中被隐藏)也经定位以在像素晶体管区ptr的晶体 管沟道下在长度(例如，y)方向上延伸且在其外周边处接触浅沟槽隔离结构334a、334b。 在具有一个以上子像素区的像素单元的实例实施例中，深沟槽隔离结构(图3中被隐藏) 可经定位在每一像素单元的子像素区之间，所述子像素区例如子像素区spr1、spr2。 应理解，深沟槽隔离结构可指整个栅格结构或其任何部分。
55.如上文简要地论述及下文更详细地论述，根据本公开的方法及技术的实例实施例涉 及具有沟槽隔离结构的布置的像素单元，包含将像素晶体管区ptr的晶体管沟道区与 像素阵列的像素区pr(例如，光电二极管)隔离的后侧深沟槽隔离结构及前侧浅沟槽隔 离结构两者。例如，实例实施例还包含由以行及列布置的多个此类像素单元构成的像素 阵列。
56.同样如下文将更详细地描述，可利用多种材料及制造技术来形成像素阵列302。半 导体材料338可具有si(例如，单晶或多晶si)的组合物。栅极可具有包含钨或多晶硅的 组合物。电介质层(未展示)可具有sio2、hfo2或所属领域的一般技术人员已知的任何其 它合适介电介质的组合物。接点可由具有低欧姆电阻的任何掺杂材料构成。其它金属、 半导体及绝缘材料也可用于像素阵列302，如所属领域的一般技术人员已知。半导体材 料的掺杂区可通过扩散、植入等而形成。将明白，说明性实施例中的植入或掺杂区的掺 杂极性及/或
掺杂类型(例如，p型、n型等)可在替代实施例中颠倒。如所属领域的一般 技术人员已知，例如光刻、掩蔽、化学蚀刻、离子植入、热蒸发、化学气相沉积、溅射 等的制造技术可用于制造像素单元310、像素阵列302及/或图像传感器100。进一步应 明白，包含在像素单元中的子像素区的数目不限于两个，取决于图像传感器设计可包含 更多或更少数目个子像素区。
57.图4a到4c分别是沿着图3的线a-a、b-b及c-c截取的例如像素阵列302的像 素阵列的一部分的横截面视图。以下论述从图4a开始，其描绘穿过像素单元310a、 310b、310c的像素区pr的像素阵列302的纵向横截面。如图4a中所描绘的实例中展 示，像素区pr形成或以其它方式安置在具有第一表面354(例如，前侧354)及第二表面 356(例如，后侧356)的半导体衬底或材料338中。在实例实施例中，半导体材料338是 近似2.5μm厚，但也可采用其它半导体材料厚度。
58.像素单元310b的像素区pr包含安置在半导体材料338中以形成第一及第二光电 二极管314、316(参见图3)的第一及第二光敏区。在图4中所描绘的实例中，第一光敏 区包括第一光电二极管314，所述第一光电二极管314包含p型的半导体材料338的前 侧354附近的(p )掺杂钉扎层360及安置在所述钉扎层360下方且在半导体材料338中 沿深度方向延伸的(n-)掺杂区364，由此形成n型钉扎光电二极管(nppd)。同样地，第 二光敏区也包括第二光电二极管316，所述第二光电二极管316包含半导体材料338的 前侧354附近的(p )掺杂钉扎层362及安置在所述钉扎层362下方且在半导体材料338 中沿深度方向延伸的(n-)掺杂区366，由此形成n型钉扎光电二极管(nppd)。在一个实 例实施例中，薄氧化物层370经安置在第一及第二光电二极管314、316的钉扎层360、 362的前侧上。
59.在图4a中所描绘的实例中，像素单元310b包含安置在半导体材料338中的(p)掺 杂阱区(pw)372，有时在本文中被称为p阱区372。在实例实施例中，p阱区372a经定 位在第一与第二光电二极管314、316之间以将第一及第二光电二极管314、316彼此隔 离。另外，p阱区372b经定位在第一及第二光电二极管314、316的与p阱区372a相 对的侧以便将第一及第二光电二极管314、316与邻近像素单元310a、310c的光电二极 管隔离。
60.像素单元310b还包含安置在半导体材料338的前侧354附近的半导体材料338中 以形成浮动扩散区322的浮动扩散(fd)区。在图4a中所描绘的实例中，浮动扩散区322 通过在至少三个侧上植入由p阱区372a环绕的(n )掺杂区而形成。在一实例中，浮动 扩散区322经形成在p阱区372a中。第一转移门318形成或以其它方式在浮动扩散区 322的第一侧上及第一沟道区上安置在半导体材料338的前侧354附近。第一转移门318 经耦合以通过第一沟道区将图像电荷从第一光电二极管314转移到浮动扩散区322。第 二转移门320邻近第二沟道区上的浮动扩散区322的另一、第二侧形成或以其它方式安 置在半导体材料338的前侧354附近。第二转移门320经耦合以通过第二沟道区将图像 电荷从第二光电二极管316转移到浮动扩散区322。
61.在一个实例实施例中，薄氧化层，例如薄氧化层370，经安置在半导体材料338的 整个前侧354上，其包含第一及第二转移门318、320下方及之间的区段。p阱区372a 与薄氧化层348结合将浮动扩散区322与第一及第二转移门318、320隔离。
62.像素阵列302还包含安置在半导体材料338的前侧354附近的半导体材料338中以 形成浅沟槽隔离结构334a的浅沟槽隔离(sti)区。浅沟槽隔离结构334a经定位在邻近 像素单元310a、310c的光电二极管之间。在图4a中所描绘的实例中，浅沟槽隔离结 构334a沿深
度方向朝向半导体材料338的后侧354延伸到每一p阱区372b中。在实 例实施例中，浅沟槽隔离结构334a包含电介质填充材料与内衬电介质填充材料的侧及 底部的任选电介质层(未展示)。在实例实施例中，电介质填充材料与p阱区372b及邻 近像素区pr的钉扎层360、362的侧一起形成结。在实例实施例中，浅沟槽隔离结构 334a从前侧354延伸到半导体材料338中达半导体材料338的厚度的近似2％到5％之 间。在实例实施例中，浅沟槽隔离结构334a延伸到半导体材料338中达近似0.1μm到 0.2μm的深度。在一个实例中，半导体材料338的厚度可在2μm到6μm之间的范围 内。
63.在图4a中所描绘的实例中，像素阵列302进一步包含安置在半导体材料338中且 从半导体材料338的后侧356朝向半导体材料338的前侧354延伸的后侧深沟槽隔离 (b-dti-1)结构342。例如，后侧深沟槽隔离结构342a沿深度方向延伸到p阱区372a中 以将像素单元310b的第一及第二光电二极管314、316彼此进一步隔离(例如，最小化 串扰、噪声等)。在实例实施例中，后侧深沟槽隔离结构342a在x方向上跨像素单元310 的像素区pr的至少大部分横向地延伸。另外，后侧深沟槽隔离结构342b延伸到p阱 区372b中以将像素单元310b的第一及第二光电二极管314、316与邻近像素单元310a、 310c的光电二极管进一步隔离。在实例实施例中，深沟槽隔离结构342b在x方向上跨 像素单元310的像素区pr横向地延伸。
64.在实例实施例中，后侧深沟槽隔离结构342a、342b包含电介质填充材料(例如，氧 化硅)与内衬电介质填充材料的侧及顶部的电介质层378。在实施例中，电介质填充材料 完全填充深沟槽隔离结构342a、342b中的每一者。在一些实例实施例中，与p阱区 372b相关联的深沟槽隔离结构342b与像素区pr中的浅沟槽隔离结构334a大体上对 准(例如，在垂直方向上)。在一些实例实施例中，深沟槽隔离结构342a、342b延伸到半 导体材料338中达预选深度但不接触浅沟槽隔离结构334a。
65.在实例实施例中，后侧深沟槽隔离结构342a、342b朝向半导体材料338的前侧354 沿深度方向延伸到p阱区372a、372b中达半导体材料338的厚度的近似50％到70％的 深度。例如，在一个实施例中，后侧深沟槽隔离结构342a、342b朝向半导体材料的前 侧354沿深度方向延伸到p阱区372a、372b中达2.5μm厚的半导体材料338中的近 似1.5μm。在一些实例实施例中，后侧深沟槽隔离结构342a、342b在y方向上具有近 似0.150μm的宽度。
66.现在将参考图4b及4c描述像素单元310b的像素晶体管区ptr。图4b是穿过图 3的像素晶体管区ptr的放大器晶体管(例如，源极跟随器(sf))的像素阵列302的横向 横截面视图。因而，图4b描绘跨像素单元310b的像素晶体管区ptr的横截面视图， 其邻近像素单元310b的子像素区spr2及像素单元310e的子像素区spr2安置。图4c 是沿着图3的像素晶体管区ptr的晶体管沟道长度方向的像素阵列302的纵向横截面 视图。
67.如图4b及4c中所描绘的实例中展示，像素单元310b的像素晶体管区ptr包含 形成或以其它方式安置在半导体材料338的前侧354中/上的多个晶体管栅极，包含复位 晶体管栅极328、双浮动扩散晶体管栅极330、放大器晶体管栅极324及行选择栅极326， 以及源极/漏极340。在一个实例实施例中，像素晶体管区ptr的相应栅极及源极/漏极 大体上经对准以形成具有对应于半导体材料338的y方向的长度方向的晶体管沟道区， 例如(n)沟道区。
68.例如通过离子植入，在晶体管栅极下方且环绕源极/漏极340，形成从前侧354沿深 度方向延伸到半导体材料338中的(p)掺杂阱(pw)区或p阱区382。在一些实施例中，p 阱区
382延伸到半导体材料338的前侧354中达约0.1μm与约0.2μm之间的深度但不 延伸超过浅隔离结构334。将像素晶体管区ptr的晶体管栅极及源极/漏极与p阱区382 分开的是薄膜电介质层，例如电介质层370。
69.在图4b、4c中所描绘的实例中，像素阵列302还包含安置在前侧354附近的半导 体材料338中以形成浅沟槽隔离(sti)结构334a、334b、334c以在光电二极管与像素晶 体管之间提供隔离的浅沟槽隔离结构。例如，像素阵列302包含沿着x方向定位在像素 单元310b的像素晶体管区ptr与邻近像素单元310b的像素单元310a、310c的像素 晶体管区之间的浅沟槽隔离结构334a。
70.在图4b、4c中所描绘的实例中，像素单元310b的像素晶体管区ptr还包含沿着 y方向邻近像素单元的像素区pr定位的浅沟槽隔离结构334b。像素单元310b的像素 晶体管区ptr进一步包含定位在像素晶体管区ptr的第一晶体管区段(例如，复位晶体 管328、双浮动扩散晶体管330等)与第二晶体管区段(例如，放大器晶体管324、行选择 晶体管326)之间的浅沟槽隔离结构334c。在实例实施例中，浅沟槽隔离结构334a、334b 以栅格状图案(参见图3)在x、y方向上跨像素阵列302横向地及纵向地延伸。
71.在图4b、4c中所描绘的实例中，浅沟槽隔离结构334a、334b、334c朝向半导体 材料338的后侧356沿深度方向延伸到半导体材料338中。在一些实施例中，浅沟槽隔 离结构334a、334b、334c延伸到半导体材料338的前侧354中达半导体材料厚度的约 3％到5％之间或在一些实施例中约0.1μm与约0.2μm之间的深度。在实例实施例中， 浅沟槽隔离结构334a包含电介质填充材料(例如，氧化硅)。类似地，在实例实施例中， 浅沟槽隔离结构334b、334c各自包含电介质填充材料(例如，氧化硅)。
72.在图4b中所描绘的实例中，提供p型隔离植入区388，例如硼植入区，其环绕浅 沟槽隔离结构334b以为浅沟槽隔离结构334b的侧上的缺陷提供钝化以减少由浅沟槽 隔离结构334b的侧上的缺陷引发的暗电流。在实例实施例中，(p)掺杂区388在像素晶 体管区ptr的整个长度方向上延伸。
73.如图4b及4c中所描绘的实例中展示，像素晶体管区ptr还包含定位在与晶体管 沟道区相关联的结下的后侧深沟槽隔离(b-dti-2)结构，例如区段392a、392b。在一个 实例中，至少深沟槽隔离(b-dti-2)结构区段392a经定位在例如行选择晶体管、放大晶 体管(源极跟随器)、双浮动晶体管及复位晶体管的像素晶体管的源极及漏极下。深沟槽 隔离(b-dti-2)结构区段392a、392b与浅沟槽隔离结构334a、334b、334c接触。深沟 槽隔离(b-dti-2)结构及浅沟槽隔离(sti)结构334a、334b、334c一起将具有双浮动扩散 晶体管的源极/漏极340的p阱区电隔离，所述双浮动扩散晶体管经配置为来自其它p阱 区的浮动扩散区的部分，例如具有耦合到接地的p 接点的p阱区，由此防止与浮动扩 散区相关联的结泄漏。
74.在实施例中，深沟槽隔离(b-dti-2)结构包含大体上水平地定向在p阱382下方的第 一深沟槽隔离区段392a。在实例实施例中，第一深沟槽隔离结构区段392a是约25nm 到约30nm厚，且横向地及纵向地向外延伸以毗邻浅沟槽隔离结构334a、334b。在所 展示实施例中，第一深沟槽隔离结构区段392a与浅沟槽隔离结构334c接触。
75.像素晶体管区ptr的深沟槽隔离(b-dti-2)结构还包含第二深沟槽隔离结构区段 392b。在所展示实施例中，第二深沟槽隔离结构区段392b大体上竖直地定向且从半导 体材料338的后侧356朝向半导体材料338的前侧354延伸。在实例实施例中，第二深 沟槽隔离结
示，方法600包含提供处于半制造状态的像素阵列的一或多个像素单元。在实例实施例 中，处于半制造状态的每一像素单元包含但不限于具有完成的前侧的半导体材料，例如 半导体材料338。
83.例如，在一些实施例中，完成的前侧包含例如具有像素区pr的半导体材料338，所 述像素区pr包括浅沟槽隔离结构334、一或多个转移门(例如转移门318、320)、p-阱 (pw)及至少一个光电二极管(pd)与植入区(例如浮动扩散区322)，如图5a中所展示。在 一些实施例中，完成的前侧还包含例如具有像素晶体管区ptr的半导体材料338，所述 像素晶体管区ptr包括源极/漏极区340、形成在半导体材料的前侧上的晶体管栅极(例 如栅极324、326、328、330)、p阱区382及浅沟槽隔离结构334，如图5b中所展示。 当然，晶体管组件及隔离结构的数目可在像素单元架构类型之间变动，且因此，在本公 开的实例实施例中，半导体材料的完成的前侧可变动。
84.在实例实施例中，处于半制造状态的一或多个像素单元包含至少一个浮动扩散区、 至少一个晶体管栅极、及具有第一导电类型的漏极/源极区、安置在至少一个晶体管栅极 下面的半导体材料中且环绕所述漏极/源极区及所述浮动扩散区的掺杂阱区、及在半导体 衬底的前侧中且围绕每一像素单元的像素晶体管区的周边延伸的浅隔离结构。
85.一旦提供处于半制造状态的像素阵列的一或多个像素单元，就针对像素单元的每一 像素晶体管区在半导体材料338的后侧356中形成环绕像素晶体管区的第一深沟槽。例 如，可通过例如光刻沉积光致抗蚀剂以阻挡像素区pr但允许像素晶体管区ptr保持开 放。接着，通过例如端点检测(epd)蚀刻用于形成后侧深沟槽隔离结构的第一深沟槽。在 一个实例中，第一深沟槽从半导体材料338的后侧356朝向前侧354延伸且着陆在相应 浅沟槽隔离结构334上。在一些实例实施例中，将第一深沟槽过蚀刻近似且接 着进行光致抗蚀剂剥离及/或清洁。
86.任选地，在像素区pr上沉积光致抗蚀剂以形成第一深沟槽之前，针对像素单元的 每一像素区，在半导体材料338的后侧356中形成第二深沟槽。形成在半导体材料338 的后侧356中的这些第二深沟槽辅助形成在邻近光电二极管之间提供隔离的后侧深沟槽 隔离结构342a、342b。经沉积以覆盖像素区pr的光致抗蚀剂也可填充到第二深沟槽中 从而防止在蚀刻第一深沟槽的工艺期间在第二深沟槽中进一步蚀刻。例如，可通过首先 图案化且接着蚀刻像素区pr的后侧356来形成后侧深沟槽。在实例实施例中，将所述 沟槽蚀刻到半导体材料338的厚度的近似60％的深度。在一些实施例中，在这个步骤期 间还可将像素晶体管区ptr蚀刻到此深度。相对于半导体材料338的后侧356，第二深 沟槽中的每一者的蚀刻深度小于第一沟槽中的每一者的蚀刻深度。第二深沟槽中的每一 者不接触相应浅沟槽隔离结构334。
87.在像素晶体管区中形成第一深沟槽且邻近所述像素区形成任选第二深沟槽之后，所 述方法通过将例如氧化硅的电介质(例如，高k)材料沉积到第一及第二深沟槽中以形成 第一带衬垫深沟槽及第二(任选)带衬垫深沟槽来继续。
88.接下来，例如通过化学气相沉积工艺，经由氧化物间隙填充工艺从半导体材料338 的后侧356用电介质材料填充第一及第二带衬垫深沟槽以形成第一深沟槽隔离结构(例 如环绕像素晶体管区且在p阱区382下延伸的深沟槽隔离结构区段392a、392b)，以及 第二深沟槽隔离结构(例如结构342a、342b)。在实施例中，电介质材料基本上填充第二 带衬垫深
沟槽且不完全填充第一带衬垫深沟槽。在实例实施例中，由于过蚀刻，确保第 一经形成深沟槽隔离结构接触相应浅沟槽隔离结构334a、334b、334c的底部。在一些 实例实施例中，可使后侧深沟槽隔离(b-dti-2)结构延伸到相应浅沟槽隔离结构334a、 334b、334c中。深沟槽隔离(b-dti-2)结构及浅沟槽隔离结构334、334b、334c一起包 围、囊封等p阱区382使得p阱区382与其它p阱区，例如p阱区372、398电隔离。
89.在一些实例实施例中，第一、经填充后侧带衬垫深沟槽的形成会形成暴露于半导体 材料338的后侧356的腔。在这些实例中，方法600进一步包括用例如多晶硅或金属的 导电材料402填充所述腔(即，在第一带衬垫深沟槽中沉积电介质材料之后的剩余空间)， 以形成区400，及接着将导电材料耦合到接地。此后，可对像素阵列的各种区实行化学 机械抛光(cmp)。
90.在包含形成任选第二深沟槽的一个实施例中，可组合填充像素区的第二深沟槽及内 衬像素晶体管区的第一深沟槽的步骤。例如，可用电介质材料，例如氧化硅填充第二深 沟槽，同时将同一电介质材料作为衬垫沉积到第一深沟槽中。此后，可用电介质填充材 料回填第一、带衬垫深沟槽。
91.虽然上文所描述的实例实施例涉及共享像素单元，但其它架构可采用本公开的方法 及技术。而且，本技术案可引用数量及数目。除非具体地陈述，否则此类数量及数目不 应被视为是限制性的，而是例示与本技术案相关联的可能数量或数目。此外，在这方面， 本技术案可使用术语“多个”来指代数量或数目。在这方面，术语“多个”意为大于一 个的任何数目，例如，两个、三个、四个、五个等。术语“约”、“近似”、“接近
”ꢀ
等表示所陈述值的正或负5％。出于本公开的目的，短语“a及b中的至少一者”等效 于“a及/或b”或反之亦然，即，仅仅“a”或仅仅“b”或“a及b”。类似地，短语
ꢀ“
a、b及c中的至少一者”例如表示(a)、(b)、(c)、(a及b)、(a及c)、(b及c)或(a、 b及c)，包含列出三个以上元件时的所有进一步可能排列。
92.本公开的所说明实例的以上描述，包含摘要中所描述的内容并不意在是详尽性的或 为对所公开的精确形式的限制。虽然本文中出于说明性目的而描述本公开的特定实施例 及实例，但在不背离如所主张的本公开的更广泛精神及范围的情况下，各种等效修改是 可能的。实际上，应明白，特定实例电压、电流、频率、功率范围值、时间等是出于解 释目的而提供且在根据本公开的教示的其它实施例及实例中还可采用其它值。
93.鉴于以上详细描述，可对所公开标的物的实例进行这些修改。所附权利要求书中所 使用的术语不应被解释为将所主张标的物限于说明书及权利要求书中所公开的特定实 施例。相反，范围将完全由所附权利要求书确定，所附权利要求书将根据权利要求解释 的既定原则来解释。本说明书及附图因此被认为是说明性的而非限制性的。