封装结构以及封装方法与流程

1.本技术涉及晶片封装领域，具体涉及封装结构以及封装方法。


背景技术：

2.电子设备的小型化一直是节省成本和集成更多功能的发展趋势。得益于改进的设计技术和工艺规模，半导体的封装结构变得越来越小。有时，瓶颈不是封装结构本身，而是由于许多必需的引脚而导致的封装尺寸。
3.亟需提出一种能够缩小封装结构尺寸的方法，来缩小封装结构尺寸，同时具有较好的阻抗特性。


技术实现要素：

4.鉴于此，本技术提供了一种封装结构以及封装方法，能够缩小封装结构的尺寸，并且具有较佳的阻抗特性。
5.本技术提供的一种封装结构，包括：晶片，能够用于形成电路结构，且所述晶片具有至少两个信号端子，所述信号端子用于连接至外界电路；封装壳体，用于封装所述晶片，且所述封装壳体设置有引脚；存在多个所述信号端子连接至同一个所述引脚，各个所述信号端子与所述引脚之间的电感值不同，并通过连接所述信号端子和引脚的键合线调整所述电感值。
6.可选的，连接至同一引脚的多个信号端子中，至少包括一个信号端子还通过第一电容接地。
7.可选的，存在两个信号端子连接至同一所述引脚，且所述两个信号端子中，第一信号端子用于接收信号，第二信号端子用于发送信号。
8.可选的，所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线，具有不同的数目，以使所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值不同。
9.可选的，根据所需的电感差，设置所述第一信号端子与引脚之间的键合线的数目，以及所述第二信号端子与引脚之间的键合线的数目，并且所述键合线的数目符合以下等式：
[0010][0011]
h为所述电感差，对应至所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值的差值，m为所述第一信号端子与引脚之间的键合线的数目，n为所述第二信号端子与引脚之间的键合线的数目，l为每一所述键合线的电感值。
[0012]
可选的，所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线，具有不同的长度，以使所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值不同。
[0013]
可选的，根据所需的电感差，调整所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线的长度差值。
[0014]
本技术还提供了一种封装方法，用于封装晶片，所述晶片能够用于形成电路结构，且所述晶片具有至少两个信号端子，所述信号端子用于连接至外界电路，且所述封装方法包括以下步骤：提供封装壳体，所述封装壳体设置有引脚；将多个信号端子连接至同一个所述引脚，各个所述信号端子与该引脚之间的电感值不同，且通过连接所述信号端子和引脚的键合线调整所述电感值。
[0015]
可选的，还包括以下步骤：将连接至同一引脚的信号端子中的至少一个，通过第一电容接地。
[0016]
可选的，通过控制各个信号端子与所述引脚之间的键合线的数目，控制各个所述信号端子与该引脚之间的电感值。
[0017]
可选的，第一信号端子和第二信号端子连接至同一引脚，所述键合线的数目与电感差相关，所述电感差对应至所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值的差值，且所述键合线的数目与电感差的关系符合以下等式：
[0018][0019]
h为所述电感差，m为所述第一信号端子与引脚之间的键合线的数目，n为所述第二信号端子与引脚之间的键合线的数目，l为每一所述键合线的电感值。
[0020]
可选的，通过控制各个信号端子与所述引脚之间的键合线的长度，调整各个所述信号端子与所述引脚之间的电感值。
[0021]
本技术中的封装结构以及封装方法，将多个信号端子连接至同一封装壳体上的引脚，从而减小所述封装壳体上引脚的用量，从而减小所述封装壳体的大小。并且，所述封装结构以及封装方法通过设置在引脚以及信号端子之间的键合线来调整各个信号端子与所述引脚之间的电感值，使得在所述各个信号端子与所述引脚之间可以具有不同的电感值，使各个信号端子与所述引脚之间具有电感差值，从而适配各个信号端子连接到同一引脚后的阻抗匹配需求，缩小各个所述信号端子通过同一引脚收发信号时的阻抗距离，优化各个所述信号端子通过同一引脚连接至外界时的阻抗特性。
附图说明
[0022]
为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]
图1a为现有技术中封装结构的结构示意图；
[0024]
图1b为图1a中的封装结构的接收端子和发射端子在史密斯圆图上的分布示意图。
[0025]
图2a为在接收端子加lc网络后的结构示意图。
[0026]
图2b为图2a中的接收端子和发射端子在史密斯圆图上的分布示意图。
[0027]
图3为本技术的一实施例中所述封装结构的结构示意图。
[0028]
图4为本技术的一实施例中所述封装结构的结构示意图。
[0029]
图5为图4中的接收端子和发射端子在史密斯圆图上的分布示意图。
[0030]
图6为本技术的一实施例中封装方法的步骤流程示意图。
具体实施方式
[0031]
研究发现，可以通过减少封装引脚的数量来缩小封装结构的尺寸，因此在封装结构设计的过程中，封装结构应尽可能减少引脚的数量，例如共享或重用引脚。
[0032]
研究还发现，可以将封装结构中晶片上的多个信号端子连接至同一引脚，以此来减小所述封装结构使用的引脚的个数，从而达到缩小封装结构尺寸的目的。
[0033]
但研究还发现，这会导致一些问题，例如，晶片上的不同信号端子具有不同的阻抗特性，如果仅将不同的信号端子短接同一引脚，往往无法同时获得各个信号端子的最佳性能，这将会导致封装结构的性能降低。
[0034]
例如在射频收发芯片rfio中，晶片上的发射端子和接收端子连接至同一引脚，如图1a所示。此时，通过图1b可以看出，所述发射端子tx的阻抗值，即图1b中标注的tx output，和所述接收端子rx的阻抗值，即图1b中标注的rx input，相差较远，所述接收端子rx和发射端子tx无法同时达到较佳的阻抗匹配状态。
[0035]
研究发现，可以通过调整接收端子rx与发射端子tx连接至同一引脚时，两个信号端子与引脚之间的电感差值，来调节两个信号端子与引脚之间的阻抗距离，缩小所述接收端子rx的阻抗和发射端子tx的阻抗之间的差距。例如，可以采用参阅图2a，在接收端子rx与引脚之间加设了lc网络，从而使发射端子tx和接收端子rx与引脚之间的电感具有一定的差值。图2b为采用图2a中的连接方式对应的接收端子rx和发射端子tx的史密斯圆图，其中tx表示接收端子rx，rx表示发射端子tx。
[0036]
可以看出，在设置该lc网络后，所述接收端子rx和发射端子tx之间的阻抗差距变小，接收端子rx的阻抗的实部朝发射端子tx的阻抗的实部靠近，接收端子rx的阻抗的虚部也朝所述发射端子tx的阻抗的虚部靠近。这可以优化将所述接收端子rx和发射端子tx连接到同一引脚后所述发射端子tx与接收端子rx的阻抗距离，降低由于所述接收端子rx和发射端子tx连接到同一引脚后阻抗距离过大引起的两者无法同时工作在阻抗匹配状态的几率。
[0037]
但是，研究还发现，将lc网络应用到所述接收端子rx时，片上的电感l会占用封装结构内片上的大部分空间，导致片上集成电路布图设计受到影响，不利于封装结构的小型化发展。
[0038]
因此，本技术中提出了一种封装结构以及封装方法，在上述研究结果上进一步克服上述问题。
[0039]
以下结合附图以及实施例，对所述封装结构以及封装方法进行进一步的说明。
[0040]
请参阅图3和图4，其中图3为本技术的一实施例中所述封装结构的结构示意图，图4为本技术的一实施例中所述封装结构的结构示意图。
[0041]
在该实施例中，所述封装结构包括晶片104以及封装壳体100，其中晶片104能够用于形成电路结构，且所述晶片104具有至少两个信号端子(包括图3中所示的标注103和102)，所述信号端子用于连接至外界电路；封装壳体100，用于封装所述晶片104，且所述封装壳体100设置有引脚101；存在多个所述信号端子连接至同一个所述引脚101，各个所述信号端子与所述引脚101之间的电感值不同，并通过调整连接所述信号端子和引脚101的键合
线106调整所述电感值。
[0042]
在该实施例中，将多个信号端子连接至同一封装壳体100上的引脚101，从而减小所述封装壳体100上引脚101的个数，从而减小所述封装壳体100的大小。并且，所述封装结构通过设置在引脚101以及信号端子之间的键合线106来调整各个信号端子与所述引脚101之间的电感值，使得在所述各个信号端子与所述引脚101之间可以具有不同的电感值，来适配各个信号端子连接到同一引脚101后的阻抗匹配需求，缩小各个所述信号端子通过同一引脚101收发信号时的阻抗差距，优化各个所述信号端子通过同一引脚101连接至外界时的阻抗特性。
[0043]
在一种实施例中，连接至同一引脚101的多个信号端子中，至少包括一个信号端子还通过第一电容c1接地。此时，不仅能够通过键合线106的电感差来调节不同信号端子连接至同一引脚101时的阻抗差，来实现阻抗匹配，还可以通过第一电容来调节不同信号端子连接至同一引脚101时的阻抗差，实现阻抗匹配。
[0044]
在一些实施例中，存在两个信号端子连接至同一所述引脚101，且所述两个信号端子中，第一信号端子102用于接收信号，可以对应至接收端子rx，第二信号端子103用于发送信号，可以对应至发射端子tx。一些半导体器件的发射端子tx和接收端子rx通常具有较大的阻抗差，因此，可以在发射端子tx和接收端子rx连接至同一引脚101时，通过具有不同电感值的键合线106来连接发射端子tx和引脚101、接收端子rx和引脚101，有利于调节所述接收端子rx与发射端子tx连接至同一引脚101后两者之间的阻抗差。
[0045]
在一些实施例中，存在两个信号端子不仅通过具有不同电感值的键合线106来调节两个信号端子连接引脚101后两者之间的阻抗差，还通过前述实施例中的所述第一电容c1来调节两个信号端子之间的阻抗差。
[0046]
在图3、图4所示的实施例中，所述第一信号端子102为接收端子rx，所述第二信号端子103为发射端子tx，所述接收端子rx与引脚101之间的键合线106所对应的电感，以及所述接收端子rx与地之间的第一电容c1在所述接收端子rx与引脚101之间构建了lc回路。该lc回路可以调整所述接收端子rx的阻抗的实部向所述发射端子tx的阻抗的实部靠拢，以及调整所述接收端子rx的阻抗的虚部向所述发射端子tx的阻抗的虚部靠拢。
[0047]
并且，在该实施例无需额外设置电感，相较于额外设置电感来调节阻抗的方案，节省了对晶片104上的空间的占用，可以进一步优化所述封装结构的尺寸，有助于实现所述封装结构的小型化，提高所述封装结构的集成度。
[0048]
可以通过调节连接至同一引脚101与各个信号端子之间的键合线106的电感值，来调节连接至该引脚101的各个信号端子之间的阻抗距离，从而使各个所述信号端子都工作在较佳的阻抗状态。
[0049]
具体的，至少可以从两个方向进行调节，一是通过调节各个信号端子和引脚101之间键合线106的根数，来调节所述各个信号端子和引脚101之间键合线106的电感，从而调节各个信号端子之间的阻抗距离。此时，所述第一信号端子102与引脚101之间的键合线106，以及所述第二信号端子103与引脚101之间的键合线106，具有不同的数目，以使所述第一信号端子102与引脚101之间的电感值，以及所述第二信号端子103与引脚101之间的电感值不同。
[0050]
在该实施例中，根据所需的电感差，设置所述第一信号端子102与引脚101之间的
键合线106的数目，以及所述第二信号端子103与引脚101之间的键合线106的数目，并且所述键合线106的数目符合以下等式：
[0051][0052]
h为所需的电感差，对应至所述第一信号端子102与引脚101之间的电感值，以及所述第二信号端子与引脚101之间的电感值的差值，m为所述第一信号端子102与引脚101之间的键合线106的数目，n为所述第二信号端子103与引脚101之间的键合线106的数目，l为每一所述键合线106的电感值。
[0053]
在该实施例中，简单的调节键合线106的根数，即可实现对电感的调节，从而实现对所述阻抗距离的调节，简单易行。
[0054]
二是通过调节连接至同一引脚101与各个信号端子之间的键合线106的长度，来调节同一引脚101与各个信号端子之间的电感值，从而调节连接至该引脚101的各个信号端子之间的阻抗距离，从而使各个所述信号端子都工作在较佳的阻抗状态。
[0055]
具体的，所述第一信号端子102与引脚101之间的键合线106，以及所述第二信号端子103与引脚101之间的键合线106具有不同的长度，以使所述第一信号端子102与引脚101之间的电感值，以及所述第二信号端子103与引脚101之间的电感值不同。
[0056]
在该实施例中，根据所需的电感差，调整所述第一信号端子102与引脚101之间的键合线106，以及所述第二信号端子103与引脚101之间的键合线106的长度差值。
[0057]
在一种实施例中，使用上述第一种方法来调节所述接收端子rx和发射端子tx连接至同一引脚101时的阻抗距离。此时，所述接收端子rx和引脚101间键合线106的数目为第一数目，所述发射端子tx和引脚101键合线106的数目为第二数目，各根键合线106对应的电感值相同，通过调整所述第一数目和第二数目，就可以调整所述发射端子tx、接收端子rx连接至同一引脚101时的电感差值，从而调整所述接收端子rx的输入阻抗和发射端子tx的输出阻抗的阻抗距离。
[0058]
此处可以如图4所示，在所述接收端子rx与所述引脚101之间设置有1根所述键合线106时，若所需的差值h为三分之二倍电感值，则所述第二数目为3。
[0059]
需要注意的是，在所述发射端子tx或接收端子rx与引脚101之间设置多根键合线106时，需要在晶片104上设置对应数目的焊盘105，使得每一焊盘105都可以对应设置一所述键合线106。
[0060]
此处如图4所示，所述接收端子rx使用一根所述键合线106连接至所述引脚101，因此，设置在所述晶片104上的焊盘105的数目也为1。所述发射端子tx使用n根键合线106连接至所述引脚101，因此所述发射端子tx端也设置有n个焊盘105。在图4所示的实施例中，所述n为大于2的整数。
[0061]
在一种实施例中，使用上述第二种方法来调节所述接收端子rx和发射端子tx连接至同一引脚101时的阻抗距离。此时，所述接收端子rx和引脚101间键合线106为第一长度，所述发射端子tx和引脚101间键合线106为第二长度，分别对应至不同的电感。通过调整所述第一长度和第二长度，就可以调整所述发射端子tx、接收端子rx连接至同一引脚101时的电感差值，从而调整所述接收端子rx的输入阻抗和发射端子tx的输出阻抗的阻抗距离。
[0062]
可以根据需要从铝线、金线、银线、铜线、铝带、铜片和铝包铜线等中选取对应的线
材作为所述键合线106。
[0063]
在一实施例中，所述电感值差值在第一范围内时，所述接收端子rx和发射端子tx连接至同一引脚101时的阻抗距离小于第二阈值，连接至该引脚101的器件可以与所述接收端子rx实现较好的阻抗匹配，以及与所述发射端子tx实现较好的阻抗匹配。因此，可以根据所需的第一范围和第二阈值，调节所述键合线106的根数或键合线106长度。
[0064]
可以根据需要设置所述第二阈值，并且所述第二阈值越小，通过所述引脚101连接至外界时，所述接收端子rx与所述发射端子tx都工作在阻抗匹配状态下的几率越高。此处可参阅图5，为图4中的封装结构的接收端子rx和发射端子tx在史密斯圆图上的阻抗示意图。可以看出，相较于图1b中所述接收端子rx与发射端子tx之间的阻抗距离，所述图5中所述接收端子rx，即图5中标注的rx，与发射端子tx，即图5中标注的tx，之间的阻抗距离更近。并且，相较于图2b所示的实施例，图5中所示的实施例节省了片上的电感。
[0065]
本技术的实施例中还提供了一种封装方法。
[0066]
请参阅图6，为一实施例中所述封装方法的步骤流程示意图。
[0067]
在该实施例中，所述封装方法能够将所述接收端子rx和发射端子tx连接至同一引脚101，包括以下步骤：
[0068]
步骤s501：提供封装壳体100，所述封装壳体100设置有引脚101。
[0069]
步骤s502将多个信号端子连接至同一个所述引脚101，各个所述信号端子与该引脚101之间的电感值不同，且通过连接所述信号端子和引脚101的键合线106调整所述电感值。
[0070]
该实施例中，通过连接所述信号端子和引脚101的键合线106调整所述电感值，从而调节连接至同一引脚101的信号端子之间的电感差值，从而调节连接至同一引脚101的信号端子之间的阻抗距离，使连接至同一引脚101的信号端子可以都工作在较佳的阻抗状态。
[0071]
在一种实施例中，还包括以下步骤：将连接至同一引脚101的信号端子中的至少一个，通过第一电容接地。
[0072]
该连接有第一电容的信号端子与所述键合线106共同构成lc网络，所述第一电容与所述键合线106的电感都可以用来调节所述接收端子rx的阻抗特性。
[0073]
在一种实施例中，所述信号端子包括接收端子rx和发射端子tx，通过调节所述接收端子rx与引脚101之间的键合线106，以及所述发射端子tx与引脚101之间的键合线106，即可调节两个信号端子与引脚101之间的电感差值，从而实现对所述阻抗距离的调整。
[0074]
在该实施例中，还包括以下步骤：确定所需的所述接收端子rx的输入阻抗以及发射端子tx的输出阻抗的阻抗距离；根据所述阻抗距离确定所述接收端子rx与引脚101之间，以及所述发射端子tx与引脚101之间的电感的差值。
[0075]
例如，若需要使所述接收端子rx和发射端子tx连接至同一引脚101时的阻抗距离小于第二阈值，以使所述接收端子rx以及所述发射端子tx均工作在较佳的阻抗状态，则需要获取该第二阈值对应的电感差值，并根据该电感差值设置两个所述信号端子与引脚101之间的键合线106的情况。假设该第二阈值对应至两个信号端子与引脚101之间的电感差在第一范围内，则可根据所述第一范围设置所述键合线106。
[0076]
在一种实施例中，调节所述电感差值时，可以通过控制各个信号端子与所述引脚101之间的键合线106的数目，控制各个所述信号端子与该引脚101之间的电感值。
[0077]
所述第一信号端子102和第二信号端子103连接至同一引脚101，所述键合线106的数目与电感差相关，所述电感差对应至所述第一信号端子102与引脚101之间的电感值，以及所述第二信号端子与引脚101之间的电感值的差值，且所述键合线106的数目与电感差的关系符合以下等式：
[0078][0079]
h为所述电感差，m为所述第一信号端子102与引脚101之间的键合线106的数目，n为所述第二信号端子103与引脚101之间的键合线106的数目，l为每一所述键合线106的电感值。
[0080]
在另一种实施例中，还可通过控制各个信号端子与所述引脚101之间的键合线106的长度，调整各个所述信号端子与所述引脚101之间的电感值。
[0081]
本技术中的封装结构以及封装方法，将多个信号端子连接至同一封装壳体100上的引脚101，从而减小所述封装壳体100上引脚101的用量，从而减小所述封装壳体100的大小。并且，所述封装结构以及封装方法通过设置在引脚101以及信号端子之间的键合线106来调整各个信号端子与所述引脚101之间的电感值，使得在所述各个信号端子与所述引脚101之间可以具有不同的电感值，使各个信号端子与所述引脚101之间具有电感差值，从而适配各个信号端子连接到同一引脚101后的阻抗匹配需求，缩小各个所述信号端子通过同一引脚101收发信号时的阻抗距离，优化各个所述信号端子通过同一引脚101连接至外界时的阻抗特性。
[0082]
以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。